[发明专利]用于内存组件阵列互连的聚合物电介质

说明书

本申请是申请号为200580017617.3，申请日为2005年2月11日，发明名称为“用于内存组件阵列互连的聚合物电介质”的中国专利申请的分案申请。

技术领域

本发明大致关于具有聚合物电介质的集成电路芯片。详而言之，本发明为关于在有机内存装置内作为内存组件互连的聚合物电介质。

背景技术

计算机与内存装置的基本功能包含信息处理与储存。在典型计算机系统中，藉由能够在常称作0与1的两态之间的可逆切换之装置进行这些演算、逻辑与记忆操作。该切换装置为从其进行这些不同的功能且可在两态之间以高速切换的半导体装置来制造。

例如供储存或处理资料的电子寻址或逻辑装置，特别是晶态硅装置，其以无机固态技术制成。金属氧半导体场效应晶体管(MOSFET)为其主要骨干之一。

在制造计算机与内存装置更快、更小及更便宜的许多发展上涉及挤压越多晶体管与其它电子结构至一邮票尺寸之硅块上的整合积集度(integration)。一邮票尺寸硅块可含有数千万个晶体管，而各晶体管小至几百奈米。然而，以硅为基础的装置正接近其基本物理尺寸的限制。

无机固态装置通常被导致价格偏高及资料储存密度损失之复杂结构所妨碍。基于无机半导体材料的可变挥发性半导体内存(volatile semiconductor device)的电路系统为了维持已储存信息必须经常地被提供电流而导致加热与高电力消耗。非挥发性半导体装置(nonvolatile semiconductor device)具有一已降低的资料速率及相对高的电力消耗与高程度的复杂性。

此外，随着无机固态装置尺寸减小及积集度增加，对校准误差(alignment tolerances)的敏感度将更显着地增加制造之困难。形成最小尺寸的特征并非表示该最小尺寸可用以工作电路之制造。其必须具有比小的最小尺寸，例如，四分之一最小尺寸，还小很多的校准误差。

缩放无机固态装置会增加掺杂物扩散长度之问题。当范围缩小时，在硅内之掺杂物扩散长度会在制程设计上产生困难。在此种关系下，许多调整为用以降低掺杂物的迁移与在降低在高温下的时间。然而，不清楚能无限期地持续作此类调整。

施予穿过半导体连接(semiconductor junction)(在逆向偏压方向上)的电压会增加连接周围的空乏区(depletion region)。空乏区的宽度取决于半导体的掺杂程度。若该空乏区延伸至接触到另一空乏区，则可能发生冲穿(punch through)或不受控电流。

较高之掺杂程度将小化须要用来防止冲穿的间隔。然而，若每单位距离之电压改变为大时，则会进一步加深在每单位距离之大电压改变其意味着电场强度为大时的困难。穿过该锐梯度的电子可能被增速至足以高于最小导电带能量的能阶。此电子被称为热电子，且可能足够活跃以穿越绝缘体而导致半导体装置不可逆的退化。

缩放与积集度使单石半导体衬底的绝缘(isolation)更有挑战性。尤其，在某些状态下装置的互相横向绝缘(lateral isolation)相当困难。另一困难为漏电流大小。尚有另一困难为在衬底内的载子扩散，因自由载子能扩散至数十微米而中和已储存电荷。

对更小与更轻电子组件的持续需求已增加对先进材料与设计的需求。此因目前电子市场之趋势，例如无线通讯与可携式计算机的成长需求，为放置在加强更小/更轻的装置特征与更快的操作速度的强调上。为了确保电子电路的可靠操作，必须执行在邻近导体间的合适电子绝缘。合适之电子隔离可减轻高电压发弧(high voltage arcing)与漏电流，而高压发弧与漏电流在高频下可能恶化。当芯片上的装置密度增加时，则在实行合适电子绝缘的难度亦增加。

当晶圆尺寸增加与/或当晶体管装置尺寸减少时，关于整个层间电介质材料变得更加重要。目前层间电介质材料，例如无机氧化物与氮化物，具有有益的方面，同样地也具有缺点。更重要的是当制造电路设计时产生某些物理特质，例如不良的扩散、串音(crosstalk)、适当绝缘(电与温度)、热膨胀系数、短信道效应、漏泄、关键尺寸控制、汲极偏压导致信道能障降低效应(Drain Induced Barrier Lowering,DIBL)。因而想要减轻层间电介质材料的缺点。

发明内容

为了提供本发明某些观点的基本了解，如下所述为本发明的概要。本概要并非打算确认本发明之重要/关键组件或打算描述本发明的范畴。其唯一的目的为以一简化形式提出本发明之某些观念当作之后所提出的更详细说明的序言。