[发明专利]DTMB中部分并行输入的累加左移QC-LDPC编码器

权利要求书

1.一种DTMB中部分并行输入的累加左移QC-LDPC编码器，QC-LDPC码的生成矩阵G分为a块行和t块列，后c块列对应的部分生成矩阵是由a×c个b×b阶循环矩阵G_i,j构成的阵列，g_i,j是循环矩阵G_i,j的生成多项式，其中，t＝a+c，a、b、c、i、j和t均为非负整数，0≤i<a，a≤j<t，DTMB标准采用了3种不同码率η的QC-LDPC码，η分别是0.4、0.6、0.8，对于这3种不同码率QC-LDPC码，均有t＝59和b＝127，3种不同码率对应的参数a分别是24、36、48，3种不同码率对应的参数c分别是35、23、11，生成矩阵G对应码字v＝(s,p)，G的前a块列对应的是信息向量s，后c块列对应的是校验向量p，以b比特为一段，信息向量s被等分为a段，即s＝(s₀,s₁,…,s_a-1)，校验向量p被等分为c段，即p＝(p₀,p₁,…,p_c-1)，其特征在于，所述编码器包括以下部件：

生成多项式查找表L₀,L₁,…,L₃₄，分别预存所有码率QC-LDPC码生成矩阵G中第a,a+1,…,35块列的循环矩阵生成多项式；

b位二进制乘法器M₀,M₁,…,M₃₄，分别对信息段和生成多项式查找表L₀,L₁,…,L₃₄的输出比特进行标量乘；

b位二进制加法器A₀,A₁,…,A₃₄，分别对b位二进制乘法器M₀,M₁,…,M₃₄的乘积和移位寄存器R₀,R₁,…,R₃₄的内容进行模2加；

移位寄存器R₀,R₁,…,R₃₄，分别存储b位二进制加法器A₀,A₁,…,A₃₄的和被循环左移1位后的结果以及最终的校验段p₀,p₁,…,p₃₄。

2.根据权利要求1所述的一种DTMB中部分并行输入的累加左移QC-LDPC编码器，其特征在于，所述生成多项式查找表L₀～L₁₀分别存储η＝0.4码率G的第24～34块列中的所有生成多项式，并分别存储η＝0.6码率G的第36～46块列中的所有生成多项式，以及分别存储η＝0.8码率G的第48～58块列中的所有生成多项式，对于任一块列，依次存储第0,1,…,a-1块行对应的生成多项式。

3.根据权利要求1所述的一种DTMB中部分并行输入的累加左移QC-LDPC编码器，其特征在于，所述生成多项式查找表L₁₁～L₂₂分别存储η＝0.4码率G的第35～46块列中的所有生成多项式，并分别存储η＝0.6码率G的第47～58块列中的所有生成多项式，对于任一块列，依次存储第0,1,…,a-1块行对应的生成多项式。

4.根据权利要求1所述的一种DTMB中部分并行输入的累加左移QC-LDPC编码器，其特征在于，所述生成多项式查找表L₂₃～L₃₄分别存储η＝0.4码率G的第47～58块列中的所有生成多项式，对于任一块列，依次存储第0,1,…,a-1块行对应的生成多项式。

5.一种DTMB中部分并行输入的累加左移QC-LDPC编码方法，QC-LDPC码的生成矩阵G分为a块行和t块列，后c块列对应的部分生成矩阵是由a×c个b×b阶循环矩阵G_i,j构成的阵列，g_i,j是循环矩阵G_i,j的生成多项式，其中，t＝a+c，a、b、c、i、j和t均为非负整数，0≤i<a，a≤j<t，DTMB标准采用了3种不同码率η的QC-LDPC码，η分别是0.4、0.6、0.8，对于这3种不同码率QC-LDPC码，均有t＝59和b＝127，3种不同码率对应的参数a分别是24、36、48，3种不同码率对应的参数c分别是35、23、11，生成矩阵G对应码字v＝(s,p)，G的前a块列对应的是信息向量s，后c块列对应的是校验向量p，以b比特为一段，信息向量s被等分为a段，即s＝(s₀,s₁,…,s_a-1)，校验向量p被等分为c段，即p＝(p₀,p₁,…,p_c-1)，其特征在于，所述编码方法包括以下步骤：

第1步，清零移位寄存器R₀,R₁,…,R₃₄；

第2步，输入信息段s_i，其中，0≤i<a；

第3步，生成多项式查找表L₀,L₁,…,L₃₄分别输出码率η生成矩阵G第i块行中第a,a+1,…,35块列的生成多项式比特，这些生成多项式比特分别通过b位二进制乘法器M₀,M₁,…,M₃₄与信息段s_i进行标量乘，b位二进制乘法器M₀,M₁,…,M₃₄的乘积分别通过b位二进制加法器A₀,A₁,…,A₃₄与移位寄存器R₀,R₁,…,R₃₄的内容相加，b位二进制加法器A₀,A₁,…,A₃₄的和被循环左移1位后的结果分别存入移位寄存器R₀,R₁,…,R₃₄；

第4步，重复第3步b次；

第5步，以1为步长递增改变i的取值，重复第2～4步a次，直到整个信息向量s输入完毕，此时，移位寄存器R₀,R₁,…,R_c-1存储的分别是校验段p₀,p₁,…,p_c-1，它们构成了校验向量p＝(p₀,p₁,…,p_c-1)。