[发明专利]深空通信中部分并行输入的右移累加准循环矩阵乘法器

权利要求书

1.一种深空通信中部分并行输入的右移累加准循环矩阵乘法器，当采用近似下三角编码方法对CCSDS深空通信标准多码类QC-LDPC码进行编码时涉及向量m与准循环矩阵F的乘法运算，矩阵F分为u块行和u块列，是由u×u个b×b阶循环矩阵F_i,j构成的阵列，f_i,j是循环矩阵F_i,j的生成多项式，其中，b、i、j和u均为非负整数，0≤i<u，0≤j<u，CCSDS深空通信标准采用了9种不同码类π的QC-LDPC码，π分别是0、1、2、3、4、5、6、7、8，对于这9种不同码类QC-LDPC码，均有u＝4，9种不同码类对应的参数b分别是2048、512、128、1024、256、64、512、128、32，以b比特为一段，向量m被等分为u段，即m＝(m₀,m₁,…,m_u-1)，部分校验向量p被等分为u段，即p＝(p₀,p₁,…,p_u-1)，其特征在于，所述乘法器包括以下部件：

b位移位寄存器对向量段进行循环右移；

生成多项式查找表L₀,L₁,…,L₃，分别预存所有码类准循环矩阵F中第0,1,…,3块列的循环矩阵生成多项式；

b位二进制乘法器M₀,M₁,…,M₃，分别对移位寄存器的内容和生成多项式查找表L₀,L₁,…,L₃的输出比特进行标量乘；

b位二进制加法器A₀,A₁,…,A₃，分别对b位二进制乘法器M₀,M₁,…,M₃的乘积和累加器R₀,R₁,…,R₃的内容进行模2加；

累加器R₀,R₁,…,R₃，分别存储b位二进制加法器A₀,A₁,…,A₃的结果以及最终的校验段p₀,p₁,…,p₃。

2.根据权利要求1所述的一种深空通信中部分并行输入的右移累加准循环矩阵乘法器，其特征在于，所述生成多项式查找表L₀～L₃分别存储所有码类F的第0～3块列中的所有生成多项式，对于任一块列，依次存储第0,1,…,3块行对应的生成多项式。

3.一种深空通信中部分并行输入的右移累加准循环矩阵串行乘法方法，当采用近似下三角编码方法对CCSDS深空通信标准多码类QC-LDPC码进行编码时涉及向量m与准循环矩阵F的乘法运算，矩阵F分为u块行和u块列，是由u×u个b×b阶循环矩阵F_i,j构成的阵列，f_i,j是循环矩阵F_i,j的生成多项式，其中，b、i、j和u均为非负整数，0≤i<u，0≤j<u，CCSDS深空通信标准采用了9种不同码类π的QC-LDPC码，π分别是0、1、2、3、4、5、6、7、8，对于这9种不同码类QC-LDPC码，均有u＝4，9种不同码类对应的参数b分别是2048、512、128、1024、256、64、512、128、32，以b比特为一段，向量m被等分为u段，即m＝(m₀,m₁,…,m_u-1)，部分校验向量p被等分为u段，即p＝(p₀,p₁,…,p_u-1)，其特征在于，所述乘法方法包括以下步骤：

第1步，清零累加器R₀,R₁,…,R₃；

第2步，移位寄存器输入向量段m_i(0≤i<4)；

第3步，生成多项式查找表L₀,L₁,…,L₃分别输出码类π准循环矩阵F第i块行中第0,1,…,3块列的生成多项式比特，这些生成多项式比特分别通过b位二进制乘法器M₀,M₁,…,M₃与移位寄存器的内容进行标量乘，b位二进制乘法器M₀,M₁,…,M₃的乘积分别通过b位二进制加法器A₀,A₁,…,A₃与累加器R₀,R₁,…,R₃的内容相加，b位二进制加法器A₀,A₁,…,A₃的和分别存入累加器R₀,R₁,…,R₃；

第4步，移位寄存器循环右移一位，重复第3步b次；

第5步，以1为步长递增改变i的取值，重复第2～4步4次，直到整个向量m输入完毕，此时，累加器R₀,R₁,…,R₃存储的分别是校验段p₀,p₁,…,p₃，它们构成了部分校验向量p＝(p₀,p₁,…,p₃)。