[发明专利]一种四相位数模转换方法及数模转换器

说明书

技术领域

本发明涉及集成电路技术领域，尤其涉及一种四相位数模转换方法及数模转换器。

背景技术

超高速数模转换器在宽带无线通信、高速任意波形发生器、宽带光纤通信等领域有广泛应用，是相关系统中的核心器件。在这些应用中，对数模转换器的采样率有较高要求，从数GSPS到数十GSPS不等，这对于传统电路结构提出了严峻的挑战。在传统的电流舵型数模转换器中，电路内部时钟频率与采样率相同，对于高速数模转换器而言，这意味着内部时钟频率也需要达到数GHz到数十GHz。然而，受到互连线寄生、晶体管性能等因素的制约，电路内部时钟频率很难提高，这成为了限制采样率进一步提高的瓶颈。

为了缓解这一矛盾，采样率大于1GSPS的模数转换器中通常采用双边沿采样技术，使电路分别在时钟信号的上升沿和下降沿刷新输出信号，从而使得电路内部最高时钟频率降低为采样率的一半，降低了对时钟分配网络和时钟驱动电路带宽的要求。在最高时钟频率不变的前提下，电路可以实现的最高采样率比传统电路结构高一倍，有效提高了数模转换器的采样率。

然而随着通信带宽的拓展，对数模转换器采样率的要求越来越高，例如，应用于100G光通信网络中的超高速数模转换器，采样率已经达到64G SPS，因此，双边沿采样技术也已经不能满足应用的需求，这就需要相对双边沿采样技术，进一步降低电路内部时钟频率。

发明内容

本发明实施例的目的是为了解决现有技术中双边沿采样技术无法满足更高采样率的需求的问题，提供一种可进一步降低时钟频率的四相位数模转换方法及数模转换器。

为实现上述目的，本发明采用的技术方案为：1一种四相位数模转换方法，包括：

使经四次采样得到的四组数据流与内部基准时钟同步，其中，每组数据流具有n路数据流，n为所述四相位数模转换器的分辨率；

对所述内部基准时钟进行90度相位延迟，得到内部延迟时钟，所述内部基准时钟和所述内部延迟时钟在所述内部基准时钟的一个周期内产生四个边沿；

使同步后的四组数据流对应在所述四个边沿处分时输出，以合成一组数据流；

将所述合成的一组数据流转换为模拟信号。

优选的是，所述使同步后的四组数据流对应在所述四个边沿处分时输出，以合成一组数据流包括：

对同步后的四组数据流进行逐级合成，第一级对同步后的四组数据流两两配对，且使相互配对的两组数据流分别在所述内部基准时钟的高电平和低电平期间输出，以将同步后的四组数据流合成两组数据流；第二级使第一级输出的两组数据流分别在所述内部延迟时钟的高电平和低电平期间输出，以将同步后的四组数据流合成一组数据流。

优选的是，所述方法还包括：

鉴别所述内部基准时钟与所述内部延迟时钟之间的相位差；

根据鉴别结果纠正所述内部基准时钟与所述内部延迟时钟之间的相位差。

为了实现上述目的，本发明采用的技术方案为：一种四相位数模转换器，包括：

同步电路，用于使经四次采样得到的四组数据流与内部基准时钟同步，其中，每组数据流具有n路数据流，n为所述四相位数模转换器的分辨率；

延迟调节电路，用于对所述内部基准时钟进行90度相位延迟，得到内部延迟时钟，所述内部基准时钟和所述内部延迟时钟在所述内部基准时钟的一个周期内产生四个边沿；

复用电路，用于使同步后的四组数据流对应在所述四个边沿处分时输出，以合成一组数据流；以及，

电流开关阵列，用于将所述复用电路输出的一组数据流转换为模拟信号。

优选的是，所述复用电路包括用于对同步后的四组数据流进行逐级合成的两级复用电路，第一级复用电路对同步后的四组数据流两两配对，且使相互配对的两组数据流分别在所述内部基准时钟的高电平和低电平期间输出，以将同步后的四组数据流合成两组数据流；第二级复用电路使第一级输出的两组数据流分别在所述内部延迟时钟的高电平和低电平期间输出，以将同步后的四组数据流合成一组数据流。

优选的是，所述第一级复用电路具有两组第一级复用单元，每组第一级复用单元使同步后的相互配对的两组数据流分别在所述内部基准时钟的高电平和低电平期间输出；