[发明专利]一种基于FPGA进化学习的数字图像滤波电路设计方法

权利要求书

1. 一种基于FPGA进化学习的数字图像滤波电路设计方法，其特征在于：包括进化学习阶段和滤波电路硬件实现阶段，具体步骤如下：

（1）采用基因表达式对电路编码，所述表达式包括头部和尾部，所述头部包含函数符号和终端点符号，所述尾部包含终端点符号；

（2）步骤（1）中的电路编码集合构成初始群体；

（3）建立多目标进化模型，设含噪图像像素点为I(x,y)，参考图像的像素点为I_Ref(x,y)，图像的行列大小为M*N，C表示进化群体中的候选电路，

目标函数1（大噪声点数量限制）：

，

目标函数2（平均绝对误差）：

，

多目标进化模型(Z₁(C)和Z₂(C)最小化的多目标)：

，

其中，为合成滤波电路所需要的FPGA逻辑细胞单元之和，表示电路C中使用的函数函数（F0-F28）需要的逻辑细胞，为的上界限，表示滤波图像中比较参考图像点差值大于阈值的像素点数量；

（4）步骤（2）中的初始群体经二阶段进化策略，得到使滤波后图像峰值信噪比高且图像的大噪声点数量降低的滤波电路，若未达到进化目标，则返回执行步骤步骤（1），若达到进化目标，则得到最优电路个体，进入电路实现阶段；

（5）将最优电路个体转换为VHDL程序；

（6）在进化滤波电路中加入消除竞争与冒险机制；

（7）将噪声图像进过FPGA滤波电路得到滤波图像。

2. 根据权利要求1所述的FPGA进化学习的数字图像滤波电路设计方法，其特征在于：所述二阶段进化策略包括如下步骤：

1）所述一阶段进化将进化群体经过（2+λ）ES进化策略选取2个最优个体并通过2个个体的变异操作生成种群中的其他个体，再以为目标进行单目标进化，若未达到最大限定的进化代数，则重复步骤1），若达到最大限定的进化代数，则执行下一步骤；

2）二阶段进化复制步骤1）中的最优2个个体，生成新的种群，以为目标进行多目标进化，得到使滤波后图像峰值信噪比高且图像的大噪声点数量降低的滤波电路，若未达到最大限定的进化代数，则重复执行步骤2），若达到最大限定的进化代数，则进化完成，进入电路实现阶段。

3. 根据权利要求1所述的FPGA进化学习的数字图像滤波电路设计方法，其特征在于：所述滤波电路输出端加入8个D触发器的同步电路。

4. 根据权利要求1所述的FPGA进化学习的数字图像滤波电路设计方法，其特征在于：所述滤波电路采用33滤波窗口。