[发明专利]低反向漏电流的单向瞬态电压抑制芯片

说明书

技术领域

本发明涉及一种单向瞬态电压抑制芯片，具体涉及一种低反向漏电流的单向瞬态电压抑制芯片。

背景技术

瞬态电压抑制二极管TVS可确保电路及电子元器件免受静电、浪涌脉冲损伤，甚至失效。一般TVS并联于被保护电路两端，处于待机状态。当电路两端受到瞬态脉冲或浪涌电流冲击，并且脉冲幅度超过TVS的击穿电压时，TVS能以极快的速度把两端的阻抗由高阻抗变为低阻抗实现导通，并吸收瞬态脉冲。在此状态下，其两端的电压基本不随电流值变化，从而把它两端的电压箝位在一个预定的数值，该值约为击穿电压的1.3～1.6倍，以而保护后面的电路元件不受瞬态脉冲的影响。

现有的TVS的击穿电压在6V到600V之间。一般采用单晶硅中扩散受主、施主杂质，通过调整单晶硅电阻率控制产品的击穿电压，并以台面玻璃钝化工艺达到需要电特性。

正常情况下TVS在电路中处于待机状态，只有在较低的反向漏电流条件下，才能减少器件功耗。通常在TVS两端施加反向电压VR可测试反向漏电流。反向漏电流基本上取决于二极管的击穿模式，当击穿电压>10V时，击穿模式为雪崩击穿，该模式下反向漏电流较小，约在1uA以下。当击穿电压<10V时，随着电压的减小，所用单晶的掺杂浓度提高，击穿模式由雪崩击穿逐步转变为隧道击穿。对普通的台面玻璃钝化工艺来说，低压TVS反向漏电流会增加几个数量级，一般接近1mA。相应的，其功耗也会增加几个数量级，该功耗会增加器件的局部温升，导致电路不稳定，严重影响器件工作的稳定性和寿命。

发明内容

本发明提供一种低反向漏电流的单向瞬态电压抑制芯片，该单向瞬态电压抑制芯片低压TVS在隧道击穿模式下，降低漏电流中来自表面的漏电流，大大降低整个器件的反向漏电流，从而进一步降低了功耗，避免了器件的局部温升，提高了电路稳定性和可靠性。

为达到上述目的，本发明采用的技术方案是：一种低反向漏电流的单向瞬态电压抑制芯片，包括表面具有重掺杂N型区的重掺杂P型单晶硅片，此重掺杂N型区与重掺杂P型单晶硅片接触，重掺杂N型区四周具有沟槽，此沟槽位于重掺杂P型单晶硅片和重掺杂N型区四周并延伸至重掺杂P型单晶硅片的中部；所述沟槽的表面覆盖有绝缘钝化保护层，此绝缘钝化保护层由沟槽底部延伸至重掺杂N型区表面的边缘区域，重掺杂N型区的表面覆盖作为电极的第一金属层，重掺杂P型区表面覆盖作为另一个电极的第二金属层；其特征在于：所述重掺杂P型单晶硅片与重掺杂N型区接触的上部区域且位于边缘的四周区域具有轻掺杂N型区，此轻掺杂N型区的上表面与重掺杂N型区的接触，此轻掺杂N型区的外侧面与沟槽接触。

上述技术方案中进一步改进的方案如下：

1. 上述方案中，所述轻掺杂N型区与重掺杂P型单晶硅片的接触面为弧形面。

2. 上述方案中，所述轻掺杂N型区的浓度扩散结深大于重掺杂N型区的浓度扩散结深，比值为1.5~2：1。

由于上述技术方案运用，本发明与现有技术相比具有下列优点和效果：

本发明低反向漏电流的单向瞬态电压抑制芯片，其包括具有重掺杂P型区和重掺杂N型区的P型单晶硅片，重掺杂P型区与重掺杂N型区接触的上部区域且靠位于重掺杂P型区边缘的四周区域具有轻掺杂N型区，此轻掺杂N型区的上表面与重掺杂N型区的下表面接触，此轻掺杂N型区的外侧面与沟槽接触，在低压（10V以下）TVS在隧道击穿模式下，降低漏电流中来自表面的漏电流，大大降低整个器件的反向漏电流，从而进一步降低了功耗，避免了器件的局部温升，提高了电路稳定性和可靠性。

附图说明

附图1为现有瞬态电压抑制芯片结构示意图；

附图2为本发明低反向漏电流的单向瞬态电压抑制芯片结构示意图。

以上附图中：1、重掺杂P型单晶硅片；2、重掺杂N型区；3、轻掺杂N型区；4、沟槽；5、绝缘钝化保护层；6、第一金属层；7、第二金属层。

具体实施方式

下面结合附图及实施例对本发明作进一步描述：