[发明专利]卷积交织/解交织的实现方法及装置

说明书

技术领域

本发明涉及一种提高总线效率和降低DDR带宽的卷积交织/解交织的实现方法及装置。

背景技术

卷积交织具有打散突发错误的功能，被广泛地应用在通信系统中，可以提高整个系统的性能，降低译码门限。但是，在传统的用SRAM或SDR SDRAM资源实现卷积交织功能时，文中将用SDRAM来描述SDR SDRAM，往往重点考虑其存储空间大小。而当卷积交织功能在SOC系统中实现时，其存储载体为DDR1/2/3，且通过AXI总线与其交互，此时，存储空间的大小并不重要，而占用的带宽和总线效率显得尤为重要。

卷积交织/解交织图案如图3所示，交织/解交织对的总时延为符号。用SRAM或SDRAM资源实现卷积交织功能，通常以存储空间最小化为M×(B-1)×B目标，完成解交织功能，所需存储空间大小为比特，且片内无须增加额外的存储资源。当卷积交织/解交织功能在SOC系统中实现时，其存储载体为DDR1/2/3，且通过AXI总线与其交互，此时，存储空间的大小并不重要，而占用的带宽和总线效率显得尤为重要，这时，如果仍采用现有技术的读写地址和存放方式，每次操作只有W个比特有效，大大浪费了DDR带宽；且操作地址不连续，不能进行较长Burst的连读连写，总线效率很低。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种提高总线效率和降低DDR带宽的卷积交织/解交织实现方法。

为实现上述目的及其他相关目的，本发明提供一种卷积交织/解交织的实现方法，其至少包括：1)根据发送/接收系统交织传输速率计算出DDR最小占用带宽；2）根据卷积交织参数及DDR参数计算出提高总线效率时所需占用DDR存储空间；3）根据卷积交织参数及DDR参数计算产生Local地址；4）根据卷积交织参数、DDR参数及总线参数计算产生AXI总线连读或连写长度范围；5）根据卷积交织参数、DDR参数及AXI总线连读/连写操作参数计算出最小占用带宽时及满足总线连读、连写时所需数据整形存储器参数；6）根据产生的数据整形存储器参数,Local地址，以及选取连读或连写长度，将Local地址转换到AXI总线地址，完成和DDR的数据交互，实现交织功能。

所述计算产生Local地址中的单位地址对应位宽为mu的数据，k为大于等于1的整数，地址深度为：depth=(M×(B-1)+N)×Bmu]]>

其中N取满足条件的任意整数值；在实际系统中M>N，为了便于实现，取N=M，地址深度取

depth=(M×B)×Bmu.]]>

所述计算产生Local地址是根据DDR参数以及交织参数按等差数列的规则产生。

所述计算产生Local地址在实现AXI总线长连读方式下按照如下等差数列的规则产生，下一个写地址为上一个写地址加上一个固定增量并进行模depth计算求得，其中固定增量为而下一个读地址为上一个读地址加1并进行模depth计算求得，因此实现长连读功能，初始读地址与初始写地址间隔为

所述计算产生Local地址在实现AXI总线长连写方式下按照如下等差数列的规则产生，下一个读地址为上一个读地址加上一个固定增量并进行模depth计算求得，其中固定增量为而下一个写地址为上一个写地址加1并进行模depth计算求得，因此实现长连写功能，读地址与初始写地址间隔为