[发明专利]一种减小高速串扰的走线方法

说明书

技术领域

本发明涉及一种减小高速串扰的走线方法，涉及电子领域，PCB设计以及信号完整性仿真。

技术背景

在数字电路设计领域中，信号线之间的串扰是广为存在的，串扰是两个信号线之间的电磁耦合。信号线之间的互感和互容会引起线上产生噪音，其中容性耦合对外表现为耦合电流，感性耦合对外表现为耦合电压，串扰在被干扰的信号上表现为注入一定的耦合电流和耦合电压。由于信号线间过大的串扰会影响到系统性能，甚至引起电路的误触发，导致系统无法正常工作。在印刷电路板信号线路设计中，根据差分信号时两个等值反相信号同时出现的特点，应用差分传输线来消除串扰，这样就大大的提高了信号的传输质量，通常所说的差分传输线是指承载差分信号的那一对走线，差分传输线设计是告诉数字线路设计的一个重要组成部分。

由于印刷电路板上的信号密度的提高，需要更多的信号传输层，于是通过过孔实现层间信号传输是不可避免的。过孔是多层PCB重要组成之一，按作用过孔可分为两类：一是用作各层间的电气连接；二是用作器件的固定和定位。按工艺类型过孔可分为三类，即盲孔、埋孔和通孔。盲孔位于印刷电路板顶层和底层表面，用于表层线路和内层线路的连接；埋空位于印刷电路板内层；通孔贯穿整个电路板，可实现内部电气互连或作为器件的粘着定位孔。差分传输线在板上走线时，会遇到与过孔的连接问题，通常就把与差分传输线相连的一对过孔称为差分过孔。当差分传输线遇到差分过孔时，差分过孔的阻抗与差分传输线阻抗不匹配，会造成信号的反射，不过因差分过孔阻抗不匹配而造成的信号反射很小，差分过孔产生的问题更多集中在因差分过孔的寄生电容和寄生电感所产生的串扰上。当传输线上有电流通过时，会在其导线的周围产生相应电磁场，这样差分过孔固有的寄生电容和寄生电感会与之相互作用产生串扰而影响信号的传输质量，这就是差分过孔串扰。

随着高速时代的发展，信号的传输速度越来越快，新一代的QPI和PCIE3.0高达8Gpbs，IB总线高达10-14Gpbs等等。而且CPU、FPGA以及其他的芯片集成度越来越高，这对高速信号布线以及信号完整性来说是巨大的挑战。由于以上原因，有时候，高速信号线在BGA内不得不穿越一些差分过孔。这样差分过孔会对高速信号线产生干扰。并产生信号完整性问题，可能会导致链路传输信号质量下降，或者直接不开机。

当遇到这种情况，以前的做法只能是缩短传输线的长度。但是对现在的服务器来说，架构的限制，往往拓扑非常复杂，传输线没有办法缩短。所以这种方法就可以解决这种困难。

发明内容

本发明要解决的技术问题是：有效的减小差分串孔对高速传输线的干扰。

本发明所采用的技术方案为：

一种减小高速串扰的走线方法，差分传输线从一层进，经过差分过孔在中间层出线，这时过孔能量主要集中在过孔周边附近所在层面的区域，当高速信号传输线在BGA内通过过孔的层面，需要在此差分过孔中间穿过时候，通过规划，将所述高速信号线分配在过孔能量弱的层面。

根据检测，差分过孔能量在过孔层面的下层能量较低，因此将所述高速信号线分配在过孔层面的下层穿越，这样差分过孔上的能量干扰就会小很多。

本发明的有益效果为：所以在我们设计的时候可以合理分匹配传输线的走线层面。在不得已穿越差分过孔时，可以选择差分过孔中能量较弱的部分穿越。这样就有效的减小对高速传输线的干扰。

附图说明

图1为所穿越的差分过孔示意图。

具体实施方式

下面参照附图，通过具体实施方式对本发明进一步说明：

如图1所示，一种减小高速串扰的走线方法，差分传输线1从一层3进入，经过差分过孔2在中间层出线，这时过孔能量主要集中在过孔周边附近所在层面的区域，图中虚线框内所示。当高速信号传输线在BGA内通过过孔的层面，需要在此差分过孔2中间穿过时候，通过规划，将所述高速信号线分配在过孔能量弱的层面。

根据检测，差分过孔2能量在过孔层面的下层4能量较低，因此将所述高速信号线分配在过孔层面的下层4穿越，这样差分过孔上的能量干扰就会小很多。