[发明专利]晶体管的形成方法

说明书

一种晶体管的形成方法，包括：提供衬底；在第一区域上形成伪栅结构，所述伪栅结构包括伪栅介质层和伪栅极；在所述第二区域上形成第二栅极结构，所述第二栅极结构包括第二栅介质层和第二栅极，所述伪栅介质层的厚度小于第二栅介质层的厚度，所述伪栅极与第二栅极的顶部表面齐平；在伪栅结构和第二栅极结构侧壁表面形成侧墙；在衬底上形成第一介质层；去除所述伪栅结构，在第一区域上形成凹槽；在所述凹槽内形成第一栅极结构，所述第一栅极结构包括位于所述凹槽内壁表面的第一栅介质层和位于所述第一栅介质层表面且填充满所述凹槽的第二栅极结构。所述方法可以提高核心区的晶体管的性能。

技术领域

本发明涉及半导体技术领域，特别涉及晶体管的形成方法。

背景技术

随着半导体器件集成度的不断提高，技术节点的降低，传统的栅介质层不断变薄，晶体管漏电量随之增加，引起半导体器件功耗浪费等问题。为解决上述问题，现有技术提供一种将金属栅极替代多晶硅栅极的解决方案。其中，“后栅(gate last)”工艺为形成高K金属栅极晶体管的一个主要工艺。

同时，由于芯片的集成度越来越高，规模也越来越大，单个芯片上通常包括了核心晶体管区域和输入/输出(I/O)晶体管区域，核心逻辑晶体管的工作电压一般较低，可以降低系统功耗，而输入/输出晶体管的工作电压一般较高，可以保证较高的驱动能力和击穿电压。

现有技术中一般采用“后栅”工艺形成栅介质层较薄的高K金属栅极晶体管，用于工作电压较低的核心晶体管区域；而采用“前栅”工艺形成栅介质层较厚的多晶硅栅极晶体管，应用于工作电压较高的输入/输出(I/O)晶体管区域，以满足不同区域晶体管对工作电压的要求。

现有技术形成的核心区的晶体管的性能有待进一步的提高。

发明内容

本发明解决的问题是提供一种晶体管的形成方法，提高核心区晶体管的性能。

为解决上述问题，本发明提供一种晶体管的形成方法，包括：提供衬底，所述衬底包括第一区域和第二区域；在所述第一区域上形成伪栅结构，所述伪栅结构包括位于衬底表面的伪栅介质层和位于所述伪栅介质层表面的伪栅极；在所述第二区域上形成第二栅极结构，所述第二栅极结构包括第二栅介质层和位于所述第二栅介质层表面的第二栅极，所述伪栅介质层的厚度小于第二栅介质层的厚度，所述伪栅极与第二栅极的顶部表面齐平；在所述伪栅结构和第二栅极结构侧壁表面形成侧墙；在所述衬底上形成第一介质层，所述第一介质层的表面与所述伪栅结构和第二栅极结构的顶部表面齐平；去除所述伪栅结构，在第一区域上形成凹槽，所述凹槽底部暴露出部分衬底的表面；在所述凹槽内形成第一栅极结构，所述第一栅极结构包括位于所述凹槽内壁表面的第一栅介质层和位于所述第一栅介质层表面且填充满所述凹槽的第二栅极结构。

可选的，形成所述伪栅结构和第二栅极结构的方法包括：在所述衬底表面形成覆盖所述第一区域和第二区域的栅介质材料层，所述第一区域上的栅介质材料层的厚度小于第二区域上的栅介质材料层的厚度；在所述栅介质材料层表面形成栅极材料层；刻蚀所述栅介质材料层和栅极材料层，在第一区域上形成伪栅结构，在第二区域上形成第二栅极结构。

可选的，形成所述栅介质材料层的方法包括：在所述衬底表面形成厚度均匀的栅介质材料薄膜；在第二区域的栅介质材料薄膜表面形成第一掩膜层，暴露出第一区域上的栅介质材料薄膜；以所述第一掩膜层为掩膜，刻蚀所述第一区域上的栅介质材料薄膜，形成栅介质材料层，使所述第一区域上的栅介质材料层的厚度小于第二区域上的栅介质材料层的厚度。

可选的，所述伪栅介质层的厚度为0.5nm～2.5nm，所述第二栅介质层的厚度为10nm～20nm。

可选的，所述栅介质材料层的材料为氧化硅。

可选的，还包括：刻蚀所述第一栅极结构，使所述第一栅极结构的顶部表面低于所述第一介质层的顶部表面；在所述第一栅极结构顶部形成保护层，所述保护层的顶部表面与第一介质层的顶部表面齐平。