[发明专利]水平扩散金氧半导体元件

说明书

技术领域

本发明是有关于一种金氧半导体元件，且特别是有关于一种水平扩散N型或P型金氧半导体元件。

背景技术

单芯片系统中已被大量地整合控制器、记忆体、低电压电路元件与高电压功率元件等装置。例如，双扩散金氧半导体(double-diffused metal oxide semiconductor：DMOS)晶体管常以低导通电阻(on-resistance：Ron)及高电压操作以作为功率元件。

在设计晶体管时，具有高崩溃电压(breakdown voltage：BV)与低导通电阻是主要的两个考虑因素。然而，于超大型集成电路逻辑电路(VLSI)的技术中，高电压横向扩散型金氧半导体(lateral double-diffused metal oxide semiconductor：LDMOS)，相较于惯用的垂直扩散型金氧半导体(vertical double-diffused metal oxide semiconductor：VDMOS)，其具有较高的导通电阻。如何降低导通电阻变成促进品质因素(figure of merit：FOM)的一个重要的因素，例如BV/R_on。

发明内容

因此，本发明提供一种水平扩散N型金氧半导体(lateral diffused n-type metal oxide semiconductor：LDNMOS)元件以及一种水平扩散P型金氧半导体(lateral diffused p-type metal oxide semiconductor：LDPMOS)元件，来降低水平扩散N型金氧半导体元件及水平扩散P型金氧半导体元件的导通电阻。

本发明的一方面提出一种水平扩散N型金氧半导体元件，包含半导体基底、磊晶层(epitaxial layer：epi-layer)、图案化的隔离层、N型双扩散区(N-type double diffused drain：NDDD)、N型浓掺杂漏极区、P型体掺杂区(P-body diffused region)、一对相邻的N型浓掺杂源极区(N+heavily doped source region)和P型浓掺杂源极区(P+heavily doped source region)、第一栅极结构以及第二栅极结构。磊晶层在半导体基底上。图案化的隔离层设置于磊晶层上，借以定义第一主动区、第二主动区及通道区，其中通道区位于第一主动区及第二主动区之间。N型双扩散区设置于第一主动区中，N型双扩散区的制作方式可包括离子布植(Ion Implant)及磊晶(Epitaxy)层掺杂N型杂质。N型浓掺杂漏极区设置于N-型双扩散区中。P型体掺杂区设置于第二主动区中，其中N-型双扩散区和P-型体掺杂区相隔第一预定距离，以露出磊晶层。一对相邻的N型浓掺杂源极区和P型浓掺杂源极区设置于P型体掺杂区中。第一栅极结构设置于通道区上。第二栅极结构设置于第二主动区上，其中第二栅极结构与第一栅极结构相隔第二预定距离。

在一或多个实施例中，第二栅极结构具有延伸部，延伸部是自一界面朝第一栅极结构延伸，且延伸部设置于通道区上，其中此界面位于P型体掺杂区与通道区之间。

在一或多个实施例中，延伸部的长度与第一预定距离的比例是0.13至0.52。

在一或多个实施例中，延伸部的长度与第一预定距离的比例是0.35至0.52。

在一或多个实施例中，第二特定距离是0.1μm至10μm。

在一或多个实施例中，还包含栅极介电层设置于第一栅极结构与通道区之间。

在一或多个实施例中，栅极介电层的厚度为12nm至100nm。

在一或多个实施例中，栅极介电层的材质为二氧化硅。

在一或多个实施例中，栅极介电层设置于第二栅极结构与第二主动区之间。

在一或多个实施例中，第一栅极结构的长度为1nm至1000nm。