[发明专利]用于半导体器件的布线层的通孔

说明书

技术领域

本发明涉及半导体器件，更具体地，涉及用于半导体器件的通孔（through-via）及其制造方法。

背景技术

半导体器件中的特定布线技术，尤其是后端线程（BEOL）布线技术，通过如下步骤来制造布线层：在半导体衬底上沉积软的低k电介质材料、在所述电介质材料中构图通道或空洞，然后在所述通道内沉积导电材料以在器件中形成布线。为了方便，一种常用的方式是在已经制造了某些布线之后在器件中形成通孔。例如，制造设备和操作通常被配置成在底部布线层附近形成较精细的（finer）结构并且在顶部布线层附近形成较粗糙的（coarser）结构。因此，由于通孔是相对粗糙的结构，可以通过与用于布线层的上部区域的其它粗糙结构同时形成通孔，来便于制造。

发明内容

本发明的一个实施例涉及一种用于在半导体器件中形成通孔的方法。根据所述方法，执行至少穿过所述半导体器件的布线层的第一电介质材料的第一蚀刻，使得形成勾勒出用于所述通孔的环（collar）结构的轮廓的第一孔。此外，在所述第一孔中沉积应力减轻电介质材料，使得所述应力减轻电介质材料至少横向地从所述第一电介质材料设置。此外，执行至少穿过设置在所述布线层下方的半导体层的半导体材料的第二蚀刻，其中所述第二蚀刻在所述半导体材料中形成过孔的孔（via hole）。此外，用导电材料填充所述过孔的孔的至少一部分以形成所述通孔，使得所述应力减轻电介质材料至少在所述布线层中提供所述导电材料与所述第一电介质材料之间的缓冲。

另一个实施例也涉及一种用于在半导体器件中形成通孔的方法。根据该方法，执行穿过所述半导体器件的布线层的第一电介质材料并且穿过被设置在所述布线层下方的半导体层的半导体材料的第一蚀刻。此处，所述第一蚀刻在所述布线层中和所述半导体材料中形成过孔的孔。此外，执行在所述布线层的所述第一电介质材料中的第二蚀刻，所述第二蚀刻加宽了所述布线层中的所述过孔的孔。此外，在所述布线层中的所述过孔的孔中沉积应力减轻电介质材料，使得所述应力减轻电介质材料至少横向地从所述第一电介质材料设置。此外，用导电材料填充所述过孔的孔的至少一部分以形成所述通孔，使得所述应力减轻电介质材料至少在所述布线层中提供所述导电材料与所述第一电介质材料之间的缓冲。

另一个实施例涉及一种半导体器件中的通孔结构，其包括导体结构、电介质过孔衬里（via liner）和应力减轻电介质材料。所述导体结构由延伸穿过所述半导体器件的布线层并且延伸穿过位于所述布线层下方的半导体层的导电材料形成。此处，所述半导体器件的所述布线层包括第一电介质材料。所述电介质过孔衬里至少在所述半导体层中沿着所述导体结构延伸。此外，所述应力减轻电介质材料至少在所述布线层中被设置在所述导体结构与所述第一电介质材料之间，其中所述应力减轻电介质材料被设置在所述半导体层的位于所述过孔衬里的外边界外侧的部分之上。

从下文中对其示例性实施例的详细描述，这些和其它特征及优点将变得显而易见，所述详细描述要结合附图阅读。

附图说明

本公开将参考以下附图在优选实施例的以下描述中提供细节，在附图中：

图1是根据本发明的示例性实施例在半导体器件中形成通孔的方法的流程图；

图2-6提供了根据示例性实施例制造通孔结构的各阶段的横截面图，所述通孔结构包括布线层中的应力减轻电介质缓冲物（buffer）；

图7-11提供了根据示例性实施例制造备选的通孔结构的各阶段的横截面图，该通孔结构包括延伸到半导体层中的应力减轻电介质缓冲物；

图12-17提供了根据备选示例性实施例制造通孔结构的各阶段的横截面图；

图18-22提供了根据示例性实施例制造通孔结构的各阶段的横截面图，该通孔结构包括具有改善挠性（flexibility）的夹断空洞（pinch-off void）的应力减轻电介质缓冲物；

图23-27提供了根据示例性实施例制造通孔结构的各阶段的横截面图，该通孔结构包括由布线层中的软电介质材料构成的应力减轻缓冲物；

图28是根据本发明的示例性实施例使用回蚀刻（pull-back etch）在半导体器件中形成通孔的方法的流程图；

图29-32提供了根据示例性实施例使用图28中所示例的方法制造通孔结构的各阶段的横截面图；

图33是根据本发明的示例性实施例形成通孔的方法的流程图，该通孔包括在布线层中的应力减轻缓冲材料并且包括在过孔（via）的导体结构中的桥；以及