[发明专利]一种基于开关网络的可配置FFT处理器电路结构

权利要求书

1. 一种基于开关网络的可配置FFT处理器电路结构，其特征在于主要由控制器、若干个处理单元、开关网络和若干个存储器单元组成；

所述控制器通过发送指令来配置各个处理单元的功能，由状态机来实现，或由一个通用处理器来实现；所述处理单元作为实现FFT计算与控制的处理电路，根据控制器发过来的相应指令来配置相应蝶形运算单元的功能，并且处理一些开关网络的协议封包和解包操作；所述开关网络为处理单元与存储器单元之间通信的桥梁，用于实现任意处理单元对任意存储器单元的访问，主要负责数据包的解析与路由，并且实现单周期高速的数据连续传输；所述存储器单元为可以实现向量读取与写入功能的存储器模块，其根据处理单元发过来的读写数据的指令，连续地产生相应满足FFT运算的读写地址，并把读出来的数据经过封包后送到开关网络，或者把需要写的数据写入相应的存储单元中；其中：

所述处理单元主要由指令缓冲队列、处理单元控制器和混合基蝶形运算单元构成；其中：

所述控制器向处理单元发出64比特指令，该指令通过指令缓冲队列的写端口进行指令写入；处理单元控制器根据指令缓冲队列中的指令进行相应的操作；其中：

首先，处理单元控制器通过控制一个复用器的选通将存储器读取指令包送到开关网络接口；

然后，处理单元控制器接收到开关网络发来的数据包后，发出用于混合基蝶形运算单元的旋转因子控制信号、混合基选择信号和流水线暂停信号；

混合基蝶形运算单元根据处理单元控制器发来的信号，对开关网络的输入数据进行运算，并将结果通过所述复用器送到开关网络的输入接口；

所述开关网络主要由两个完全相同的但方向相反的单向通信通路构成；

所述单向通信通路主要由输入/输出FIFO、请求器、仲裁器和复用器构成；其中：

所述输入/输出FIFO用于实现用开关网络的输入/输出缓冲队列，其中处理单元与存储单元将开关网络的输入FIFO接口作为开关网络的写接口，将开关网络的输出FIFO接口作为开关网络的读端口；

所述请求器用于对在输入FIFO的数据包包头进行解析，并且根据包头的信息区对相应的输出端口的仲裁器进行请求；请求器会连接到输出端口所有的仲裁器，输出端口的仲裁器也会接收所有输入端口的请求信号；

所述仲裁器用于对多个输入请求进行仲裁，并对相应的请求器进行应答；

开关网络中，所述请求器将请求信号和源标号发给多个仲裁器，同时仲裁器将应答信号反馈给各个请求器。

2. 如权利要求1所述的基于开关网络的可配置FFT处理器电路结构，其特征在于所述存储器单元主要由四个双端口存储器、In-Place策略逻辑、读地址产生单元、写地址产生单元和存储器控制器构成；存储器控制器接收开关网络发过来的数据包，并根据数据包的信息将配置信息发给读地址产生单元和写地址产生单元；读写地址产生单元分写别要产生四个数的存储地址并送给In-Place策略逻辑；In-Place策略逻辑根据四个读写地址，产生相应的块(Bank)选择地址并送给四个双端口存储器；开关网络的数据输出也经过In-Place策略逻辑送给四个双端口存储器；四个双端口存储器的读端口经过相应的In-Place策略逻辑输出128比特信息到选通的复用器并送到开关网络接口；存储控制器会控制复用器选择存储器的输出数据还是存储器控制器发出的数据包头；所述双端口存储器为FFT数据的物理存储单元；所述In-Place策略逻辑用于避免Bank间的访存冲突；所述读地址产生单元会根据读指令中的信息进行相应的向量读取地址产生，来实现满足运算顺序的连续数据读取；所述写地址产生单元也同样会根据写指令中的信息连续地产生相应的满足写顺序的地址；所述存储器控制器用于对存储器指令进行解析，并根据信息对读写地址产生单元进行配置，同时存储器控制还负责数据的封包解包操作。