[发明专利]感测装置及其数据感测方法

说明书

技术领域

本发明涉及一种感测放大器和其数据感测的方法，且特别涉及一种用于减少数据感测时间的感测放大器和其数据感测的方法。

背景技术

随着半导体制程技术快速发展，集成电路的操作电压越来越低。对于非易失性记忆胞（non-volatile memory cell），当操作电压很低时（例如，操作电压VDD=1.5V/1.2V或1.0V），胞电流（cell current）通过感测放大器的电流很小。当感测放大器进行非易失性记忆胞中的数据的感测动作时，由于胞电流对位元线（bit lin）所进行的充电动作需要很长的时间，致使提升感测端的电压到大于触发电压所需的数据感测时间也会很长，如此一来非易失性记忆胞的效能会受到限制。

发明内容

本发明提供一种用于减少从记忆胞感测数据的感测时间的感测装置。

本发明提供一种用于减少从记忆胞感测数据的感测时间的数据感测方法。

本发明提供一种感测装置包括一初始化电路、一参考电流产生器及一感测电路。初始化电路耦接至感测端，在放电时期将初始化电路从感测端放电至参考接地端，并且根据输出信号在预充电时期将该感测端预先充电至预设电压。参考电流产生器耦接至感测端，从感测端汲取参考电流。感测电路耦接至感测端，用以感测在感测端的电压以产生输出信号，其中感测端从记忆胞(memory cell)接收胞电流，此外预充电时期在放电时期之后。

本发明提供一种数据感测方法包括：在放电时期经由初始化电路将电压自感测端放电至参考接地端；在预充电时期，根据初始化电路的输出信号将电压自感测端预充电至预设电压；从记忆胞经由感测端接收胞电流；从感测端通过参考电流产生器汲取参考电流；以及通过感测电路感测在感测端的电压，产生输出信号，其中预充电时期在放电时期之后。

综上所述，本发明提供的感测装置在预充电时期将感测端的电压拉至预设电压。也就是说，当预充电时期结束时，电压可迅速提升至超过触发电压，并且可以减少感测装置需要的感测时间。

应了解以上一般描述和以下的详细描述都是示例性的，并且旨在提供进一步的解释揭露本发明。

附图说明

下面的附图是本揭露的说明书的一部分，绘示了本申请揭露的示例实施例，附图与说明书的描述一起说明本揭露的原理。

图1是根据本发明的一实施例的感测装置100的方块图。

图2是根据本发明的一实施例的初始化电路110的方块图。

图3A是根据本发明的另一实施例的感测装置300的电路图。

图3B是根据感测装置300的另一实施例的预充电电路311的电路图。

图4是根据本发明的一实施例的波形图。

图5是根据本发明的一实施例的数据感测方法的流程图。

【符号说明】

100：感测装置

110：初始化电路

120：参考电流产生器

130：感测电路

170：记忆胞

VDD：操作电压

GND：参考接地端

SE：感测端

IREF：参考电流

ICELL：胞电流

ZPREEN：反向预充电致能信号

PREEN：预充电致能信号

DISEN：放电致能信号

110：初始化电路

111：预充电电路

112：放电电路

Q：锁存门的数据端

D：锁存门的致能端

E：锁存门的输出端

310：初始化电路

311：预充电电路

312：放电电路

320：参考电流产生器

330：感测电路

331：过冲预防电路

340：锁存电路

341：逻辑门

342：锁存门

370：记忆胞

ENSA：感测放大器致能信号

NBIAS：偏压

ENLAT：锁存致能信号

ZENLAT：反相锁存致能信号

VSA：电压

LATOUT：锁存输出信号

SW：开关

MP：P型MOSFET

MN：N型MOSFET

OUT：输出信号

C1：曲线

TA1、TA2：时间区间

TP1、TP2：预充电时期

TD1、TD2：放电时期