[发明专利]一种驱动控制电路

说明书

技术领域

本发明涉及电力电子技术领域，尤其涉及一种驱动控制电路。

背景技术

输出驱动信号OUT的传统延迟电路主要为RC结构，如图1所示，其输出的驱动信号OUT的上升下降时间t，与其电阻R、电容C、电源电压V及电流源输出的电流I之间的关系为：t=R×C=V÷I×C；也就是说，在其接收的电源电压V一定的情况下，其输出信号OUT的上升下降时间t，取决于电容C及电容C的充放电电流I的大小；当电容C越小，充电放电电流I越大，上升下降时间t就越小；当电容C越大，充电放电电流I越小，上升下降时间t就越大。

但由于电容C的PVT（Process Variation、Voltage Variation、Temperature Variation，工艺制作参数、电源电压、环境温度变量）性能较差，尤其是充电放电电流I在不同环境下差异较大，导致其输出的驱动信号OUT的上升下降时间t偏差较大。

发明内容

有鉴于此，本发明提供了一种驱动控制电路，以解决现有技术中驱动信号的上升下降时间在不同环境下存在较大偏差的问题。

一种驱动控制电路，包括：

第一延迟单元，用于接收输入信号及电流控制信号，并根据所述输入信号及电流控制信号生成并输出N个延迟时间均为第一预设时间的控制信号；其中，N为大于等于2的正整数；

输入端与所述第一延迟单元的输入端相连的非门；

输入端与所述非门的输出端相连的第二延迟单元，用于接收与所述输入信号反相的信号及所述电流控制信号，并根据所述与输入信号反相的信号及电流控制信号生成并输出另外N个延迟时间均为所述第一预设时间的控制信号；

输入端分别与所述第一延迟单元及第二延迟单元的输出端相连的自适应控制单元，所述自适应控制单元的输出端分别与所述第一延迟单元及第二延迟单元的控制端相连，用于根据所述第一延迟单元及第二延迟单元输出的控制信号生成并输出所述电流控制信号；

与电源相连，且N个输入端分别与所述第一延迟单元的N个输出端一一对应相连的驱动单元，用于根据所述N个延迟时间均为所述第一预设时间的控制信号生成并输出上升下降时间为第二预设时间的驱动信号。

优选的，所述第一延迟单元包括N个串联连接的延迟电路；第一个所述延迟电路的输入端为所述第一延迟单元的输入端，N个所述延迟电路的输出端分别为所述第一延迟单元的N个输出端，N个所述延迟电路的控制端分别为所述第一延迟单元的控制端；

其中，第一个所述延迟电路的输入端接收所述输入信号，控制端接收所述电流控制信号，并根据所述输入信号及电流控制信号生成并输出一个比所述输入信号延迟一个第一预设时间的控制信号；其余N-1个所述延迟电路的输入端分别接收前一个延迟电路所输出的控制信号，控制端接收所述电流控制信号，并根据所述电流控制信号及所述前一个延迟电路所输出的控制信号，生成并输出一个比所述前一个延迟电路所输出的控制信号延迟一个第一预设时间的控制信号；

所述第二延迟单元包括N个串联连接的延迟电路；第一个所述延迟电路的输入端为所述第二延迟单元的输入端，N个所述延迟电路的输出端分别为所述第二延迟单元的N个输出端，N个所述延迟电路的控制端分别为所述第二延迟单元的控制端；

其中，第一个所述延迟电路的输入端接收与所述输入信号反相的信号，控制端接收所述电流控制信号，并根据与所述输入信号反相的信号及电流控制信号生成并输出一个比与所述输入信号反相的信号延迟一个第一预设时间的控制信号；其余N-1个所述延迟电路的输入端分别接收前一个延迟电路所输出的控制信号，控制端接收所述电流控制信号，并根据所述电流控制信号及所述前一个延迟电路所输出的控制信号，生成并输出一个比所述前一个延迟电路所输出的控制信号延迟一个第一预设时间的控制信号。

优选的，所述延迟电路包括：两个串联连接的反相器，所述反相器为带可控电流源的CMOS反相器，所述反相器中的可控电流源的控制端为所述延迟电路的控制端，所述可控电流源用于接收所述电流控制信号，并输出相应大小的电流，使所述延迟电路生成并输出一个比其输入端接收的信号延迟一个第一预设时间的控制信号。

优选的，所述自适应控制单元包括：

输入端分别与所述第二延迟单元的输出端相连的第一或非门；

输入端分别与所述第一延迟单元及第二延迟单元的输出端相连的第二或非门；

输入端分别与所述第一或非门输出端及第二或非门输出端相连的电荷泵；