[发明专利]半导体器件的制造方法

权利要求书

1.一种半导体器件的制造方法，其特征在于，包括以下工序：

（a）准备半导体衬底的工序；

（b）在所述半导体衬底上形成第1MISFET用的第1栅电极和第2MISFET用的虚拟栅电极的工序；

（c）在所述第1栅电极上局部地形成第1膜的工序；

（d）在所述半导体衬底上以覆盖所述第1栅电极、所述虚拟栅电极及所述第1膜的方式形成绝缘膜的工序；

（e）通过对所述绝缘膜进行研磨而使所述虚拟栅电极露出的工序；

（f）在所述（e）工序后除去所述虚拟栅电极的工序；

（g）以填埋在所述（f）工序中除去了所述虚拟栅电极的区域即槽的方式在所述绝缘膜上形成导电膜的工序；

（h）通过对所述导电膜进行研磨来除去所述槽的外部的所述导电膜，并通过在所述槽内留存所述导电膜来形成所述第2MISFET用的第2栅电极的工序，

在所述（e）工序中，在所述第1膜的研磨速度小于所述绝缘膜的研磨速度的条件下对所述绝缘膜进行研磨。

2.如权利要求1所述的半导体器件的制造方法，其特征在于，

所述第1栅电极的栅长方向上的尺寸大于所述虚拟栅电极的栅长方向上的尺寸。

3.如权利要求2所述的半导体器件的制造方法，其特征在于，

所述第1栅电极的面积大于所述虚拟栅电极的面积。

4.如权利要求3所述的半导体器件的制造方法，其特征在于，

所述第2栅电极是金属栅电极。

5.如权利要求4所述的半导体器件的制造方法，其特征在于，

在所述（c）工序中，在所述虚拟栅电极上没有形成所述第1膜。

6.如权利要求1所述的半导体器件的制造方法，其特征在于，

在所述（f）工序中，不除去所述第1栅电极。

7.如权利要求1所述的半导体器件的制造方法，其特征在于，

所述第1栅电极及所述虚拟栅电极由同层的硅膜形成。

8.如权利要求1所述的半导体器件的制造方法，其特征在于，

所述第1膜由绝缘材料形成。

9.如权利要求1所述的半导体器件的制造方法，其特征在于，

在所述（f）工序之后、且在所述（g）工序之前，包括如下工序：

（f1）在包含所述槽的底部及侧壁在内的所述绝缘膜上形成高介电常数绝缘膜的工序，

在所述（g）工序中，以填埋所述槽的方式在所述高介电常数绝缘膜上形成所述导电膜，

在所述（h）工序中，通过对所述导电膜及所述高介电常数绝缘膜进行研磨，除去所述槽的外部的所述导电膜及所述高介电常数绝缘膜，并在所述槽内留存所述导电膜及所述高介电常数绝缘膜。

10.如权利要求1所述的半导体器件的制造方法，其特征在于，

在所述（d）工序中形成的所述绝缘膜由氮化硅膜和位于所述氮化硅膜上的氧化硅膜的层叠膜构成，

在所述（e）工序中，在所述第1膜比所述氧化硅膜难以被研磨的条件下对所述绝缘膜进行研磨。

11.如权利要求10所述的半导体器件的制造方法，其特征在于，

在所述（c）工序中形成的所述第1膜由氮化硅构成，

在所述（e）工序中，在氮化硅比氧化硅难以被研磨的条件下对所述绝缘膜进行研磨。

12.如权利要求1所述的半导体器件的制造方法，其特征在于，

在所述（b）工序中，在所述半导体衬底上形成有所述第1栅电极和位于所述第1栅电极上的第1顶盖绝缘膜的第1层叠体、以及所述虚拟栅电极和位于所述虚拟栅电极上的第2顶盖绝缘膜的第2层叠体，

在所述（c）工序中，在所述第1层叠体上局部地形成所述第1膜，

在所述（d）工序中，在所述半导体衬底上，以覆盖所述第1层叠体、所述第2层叠体及所述第1膜的方式形成所述绝缘膜，

在所述（e）工序中，通过对所述绝缘膜及所述第2顶盖绝缘膜进行研磨而使所述虚拟栅电极露出。