[发明专利]半导体器件的集电极结构及TI-IGBT

说明书

本发明提供了一种半导体器件的集电极结构及TI‑IGBT，其中集电极结构包括：与漂移区的掺杂类型相反的集电区；与漂移区的掺杂类型相同的短路区，短路区与集电区相互隔离；形成于集电区与短路区背离漂移区一侧的集电极；覆盖集电区与短路区之间的集电极的绝缘体，绝缘体背离漂移区一侧的表面与集电区和短路区之间的集电极的表面相接触，朝向漂移区一侧的表面与漂移区的表面相接触，且与集电区和短路区均相接触。由于上述背面结构中从集电区上方传输至短路区的电子电流的传导路径为集电极上方→绝缘体上方→短路区上方，因此电子传导路径的电阻较大，从而用更小尺寸的集电区就可以完全抑制回跳现象，最终提高了器件的抗短路和功率循环能力。

技术领域

本发明涉及半导体技术领域，更具体地说，涉及一种半导体器件的集电极结构及TI-IGBT。

背景技术

TI-IGBT（Triple Mode Integrate-Insulated Gate Bipolar Transistor，三模式集成绝缘栅型双极晶体管）是一种将传统的VDMOS（Vertical Double Diffused MetalOxide Semiconductor Field Effect Transistor，垂直双扩散金属氧化物半导体场效应晶体管）、IGBT（Insulated Gate Bipolar Transistor，绝缘栅型双极晶体管）和FRD（FastRecovery Diode，快恢复二极管）三种器件的结构和功能集成为一体的半导体器件。

以N沟道TI-IGBT为例，TI-IGBT的结构如图1所示，包括：相对的MOS（Metal OxideSemiconductor，金属氧化物半导体）结构11与集电极结构13，及位于MOS结构11与集电极结构13之间的N^-（N型轻掺杂）漂移区12。其中，MOS结构11包括：位于漂移区12表面内的P^-（P型轻掺杂）阱区111和P⁺（P型重掺杂）深阱区112；位于阱区111表面内的N⁺（Ｎ型重掺杂）发射区113；位于阱区111和发射区113上的栅氧化层114；位于栅氧化层114上的栅极G；位于深阱区112和部分发射区113上的发射极E。集电极结构13包括：位于漂移区12背离MOS结构11的一侧的N⁺缓冲层131；位于缓冲层131上的P⁺集电区132和N⁺短路区133；覆盖在集电区132和短路区133上的集电极C。

从上述结构可知，TI-IGBT的MOS结构11与传统的VDMOS、IGBT等器件的MOS结构相似，集电极结构13则综合了VDMOS和IGBT集电极结构的特点，既有N型区域，又有P型区域，因此，TI-IGBT具有VDMOS和IGBT各自的优点，既有较快的关断速度，又有较低的导通压降。并且，TI-IGBT可以双向导通电流，可以在很多的应用场合中不必反向并联FRD，即TI-IGBT集成有FRD的功能。

TI-IGBT虽然相对于传统的半导体器件具有性能和成本上的诸多优势，但是也存在一些缺点，最主要的就是回跳现象。回跳现象是指在TI-IGBT导通初期，电流密度很小，集电极与发射极之间的电压V_CE很大，但当V_CE大于一个特定值V_P时，V_CE会陡降，电流密度则陡增。当多个TI-IGBT芯片并联工作时，回跳现象会导致这些芯片无法均流，电流会集中在首先发生回跳的芯片上，从而会将芯片逐个烧毁。因此，TI-IGBT在设计时要极力避免回跳现象，否则器件无法正常工作。

传统TI-IGBT通过增加集电区132的宽度来消除回跳现象。但是，这种方法会导致器件工作时内部电流分布均匀性较差，从而导致器件的的抗短路能力和功率循环能力较差。

发明内容

本发明提供了一种半导体器件的集电极结构及TI-IGBT，以在不影响半导体器件的抗短路能力和功率循环能力的基础上，减轻器件的回跳现象。