[发明专利]信息处理装置和信息处理方法

说明书

本发明涉及信息处理装置和信息处理方法。应用处理被在指令集体系结构没有兼容性的非对称的处理器核之间切换，使得处理可以被继续地执行。在信息处理装置中，当在第一处理器核正在执行应用程序的同时产生用于切换执行主体的请求时，切换处理代码使得第一处理器核指定目前正在执行的基本块。切换处理代码使得第一处理器核执行第一执行代码直到在指定的基本块的结尾处的分支指令为止，并且使得第二处理器核从在紧接于指定的基本块要执行的基本块的开头的指令起执行第二执行代码。

相关申请的交叉引用

将2013年4月3日提交的日本专利申请No.2013-077455的公开内容（包括说明书、附图以及摘要）通过参考全部并入在本申请中。

背景技术

本发明涉及信息处理装置和信息处理方法，并且例如优选地被用在具有其体系结构（architecture）彼此不同的异种的（heterogeneous）（非对称的）多核的中央处理单元（CPU）中。

要求电池驱动的装置（诸如传感器装置）在安装之后在没有更换电池的情况下长期操作。在这种装置中，通常，传感器的数据收集通过间歇操作被执行，并且使用存储的数据的计算处理或使用网络的数据传送在特定定时处被执行。因为CPU的计算能力在其中间歇地执行简单的数据收集处理的正常时间中是不必要的，所以CPU可以以尽可能低的操作频率操作以便不消耗电力。另一方面，在执行网络处理或大量数据的分析时，处理必须以高CPU能力在短时间中完成。

为了这种要求，使用通常称为DVFS（动态电压和频率调整（Scaling））的根据需要的计算能力改变CPU核的电压和操作频率的技术。然而，在单个CPU核的体系结构中，难以获得满足低功率消耗和高性能两者的特性。

ARM公司（ARM）企图通过将具有低功率导向特性的CPU核与高性能的CPU核结合并且在核之间无缝地切换软件的big.LITTLE处理体系结构来解决该问题（参考PeterGreenhalgh的“Big.LITTLEprocessing with ARM Cortex^TM-A15&Cortex-A7”，ARM，WHITEPAPER，2011年9月（非专利文献1））。

在日本未经审查的专利申请公开（PCT申请的翻译）No.2010-538371（专利文献1）中描述了等效于ARM的big.LITTLE体系结构的方法。该文献公开了在具有不同操作频率和操作电力水平的特性的两个非对称的核之间透明地（transparently）切换来自OS（操作系统）的应用的方法。在该专利文献的配置中，两个非对称的核的指令集体系结构（ISA）必须具有兼容性。

背景技术文献

[专利文献]

专利文献1:日本未经审查的专利申请公开（PCT申请的翻译）No.2010-538371

[非专利文献]

[非专利文献1]

Peter Greenhalgh，“Big.LITTLE processing with ARMCortex^TM-A15&Cortex-A7”，ARM，WHITEPAPER，2011年9月

发明内容

虽然日本未经审查的专利申请公开（PCT申请的翻译）No.2010-538371（专利文献1）公开了在核之间切换应用处理并且继续地执行它的方法，但是其前提是ISA具有兼容性。也就是说，虽然允许指令流水线、超标量（super scalar）等的微体系结构水平的差别，但是可执行指令的种类和通用寄存器组必须是共同的。因此，在不同特性的核之间的电力效率的差别或性能的差别被限制在若干倍的程度。类似地，同样在ARM的whitepaper（非专利文献1）的情况下，描述了Cortex-A7和Cortex-A15之间的性能的差别最大为三倍，并且电力效率的差别最大为约3.8倍。