[发明专利]存储器及其读取电路

说明书

本发明涉及一种存储器及其读取电路。所述读取电路包括：预加载单元，适于根据读取操作的信号、对被选中的位线加载预置电压；检测节点，适于产生检测电压，所述检测电压与读取电流和参考电流的差值相关，所述读取电流来自被加载预置电压的位线；比较单元，适于比较所述检测电压和参考电压以输出读取结果，所述参考电压小于所述预置电压且大于所述预置电压的二分之一。本发明能够提高存储器读取电路的读取速率。

技术领域

本发明涉及半导体技术领域，特别涉及一种存储器及其读取电路。

背景技术

存储器是数字集成电路中重要的组成部分，它更是构建基于微处理器的应用系统不可缺少的一部分。近年来，人们将各种存储器嵌入在处理器内部以提高处理器的集成度与工作效率，因此，存储器阵列及其外围电路的性能在很大程度上决定了整个系统的工作效率。

读取电路是存储器的外围电路的重要组成部分，读取电路通常被用来在对存储器的存储单元进行读操作时对存储单元位线(BL，Bit Line)上的微小信号进行采样变换并进行放大，从而确定存储单元内的存储信息。

读取电路的工作机制是通过将存储器的存储单元位线上的电流/电压与基准电流/电压比较而读取存储单元中的数据。更具体地说，读取电路在存储器中的作用主要体现在以下方面：

首先是放大作用，它将位线电流/电压与基准电流/电压的微小信号差放大为标准的逻辑“0”和“1”，然后输出；

其次，读取电路能够通过加快位线状态转换，补偿存储单元的扇出驱动能力，从而改善性能、提高速度；

读取电路还能够有效减小位线上的电压幅值，进而减小位线充放电功耗。

读取电路的工作分为两个阶段，一是预充电阶段，即对选中的存储单元的位线预充电，二是比较阶段，即将选中的存储单元的位线电流/电压与基准电流/电压比较。在预充电阶段中，将位线的电位提升至能够在存储单元中产生足够大小的位线电流的水平；而在比较阶段中，将位线电流/电压与基准电流/电压进行比较并输出标准逻辑电平，从而起到放大位线信号的作用，便于读取数据。

但现有技术的读取电路至少存在如下缺陷：

读取过程包括预充电阶段，预充电阶段需要一定的充电时间，影响存储器的读取速率；并且，预充电阶段需要能耗。

发明内容

本发明技术方案所解决的技术问题是，如何提高存储器读取电路的读取速率。

为了解决上述技术问题，本发明技术方案提供了一种存储器的读取电路，包括：

预加载单元，适于根据读取操作的信号、对被选中的位线加载预置电压；

检测节点，适于产生检测电压，所述检测电压与读取电流和参考电流的差值相关，所述读取电流来自被加载预置电压的位线；

比较单元，适于比较所述检测电压和参考电压以输出读取结果，所述参考电压小于所述预置电压且大于所述预置电压的二分之一。

可选的，所述预加载单元包括：第一P型场效应晶体管；

所述第一P型场效应晶体管的源极连接至所述预置电压，栅极适于连接至所述读取操作的信号，漏极适于连接至所述检测节点。

可选的，所述比较单元包括：比较放大器；

所述比较放大器的正端连接至所述参考电压，负端连接至所述检测节点。

可选的，所述比较单元还包括：压降单元；所述压降单元包括：

第一节点，连接至所述预置电压；

第二节点，连接至地；

第三节点，适于对所述预置电压进行压降以输出所述参考电压。