[发明专利]数字集成电路仿真方法及仿真器

说明书

技术领域

本发明涉及集成电路，更具体地，涉及一种数字集成电路仿真方法及仿真器(simulator)。

背景技术

在数字集成电路设计过程中，功能验证通常占据整个设计周期的70％的时间，而其中95％的功能验证是基于仿真，因此，仿真时间对于以及集成电路芯片的上市时间(time to market，TTM)具有非常大的影响，加速仿真过程对于集成电路芯片设计成功是非常重要的。

目前业界比较常用的仿真工具有Synopsys公司的VCS，Cadence公司的NCSIM等。集成电路仿真验证的流程为：首先将电路的RTL描述编译成相应的模型，即建模过程，也就是是将电路的RTL描述转换成某种仿真器可以识别的格式；然后装载模型到仿真器(simulator)中。此后在输入端口加上激励(testcase)，通过仿真器来模拟电路的行为；同时，使用一个参考模型来监控电路的行为，如果仿真的电路行为和参考模型有任何的不匹配，那么仿真就会出错。对于测试包中的所有的测试用例，如果测试均正确，则仿真正确，这个过程可以称之为回归过程(Regression)，其占用的仿真时间最长。

用于寄存器传输级仿真，门级仿真(RTL simulation,gate-level simulation)的电路的RTL描述是对于数字电路的不同抽象层次的描述。以一个简单的与门为例子，RTL级的描述可以是C＝A&B,而门级描述就会是一个具体的与门。这些不同抽象层次的描述都可以认为是电路图的描述。

上述RTL仿真、门级仿真包括两值仿真和多值仿真。两值仿真指使用0/1两值仿真一个逻辑位(bit)；多值仿真是指使用0/1/X等多值仿真一个逻辑位(bit)。例如，上述简单的与门的例子中，两值仿真C＝A+B的真值表如表1所示。

表1

图2示出了简单的与门的两值仿真对应的门级电路模型。

而上述简单的与门的例子中，多值仿真的一种实现方式Cx＝Ax+Bx真值表如表2所示。

表2

图3示出了简单的与门在表2实现方式下的多值仿真对应的门级电路模型。

与两值仿真相比，多值仿真更能够保证数字集成电路芯片功能的正确性。真实电路中一个逻辑位确实存在多值的情况，表3给出了两值仿真和多值仿真在一个GPS-8路数字集成电路设计中建模时间、模型时间和回归时间的对比，其中，GPS-8路数字集成电路设计只是一个普通复杂度的电路。由表3可见，多值仿真模型复杂，由于模型规模更大，需要的存储器更多，并且回归的时间更长。

表3

发明内容

可见，需要一种在在保证数字集成电路芯片功能的正确性的情况下，能够减少仿真时间和需要的存储资源的方法和仿真器。

根据本发明的一个方面，提供了一种数字集成电路仿真方法，包括：

获得所述数字集成电路的电路图及该电路图中的检测节点；

根据所述检测节点确定所述电路图中与两值和多值的仿真边界相关的节点以及该相关节点的状态；

根据所述相关节点以及该相关节点的状态，确定所述电路图中两值和多值的仿真边界的边界位置及该边界位置的边界类型；

在所述边界位置根据该边界位置的边界类型插入转换电路；以及

对插入转换电路的电路图进行建模及仿真。

根据本发明的另一个方面，提供了一种数字集成电路仿真器，包括：

获得装置，被配置为获得所述数字集成电路的电路图及该电路图中的检测节点；

节点及状态确定装置，被配置为根据所述检测节点确定所述电路图中与两值和多值的仿真边界相关的节点以及该相关节点的状态；

边界及类型确定装置，被配置为根据所述相关节点以及该相关节点的状态，确定所述电路图中两值和多值的仿真边界的边界位置及该边界位置的边界类型；

插入装置，被配置为在所述边界位置根据该边界位置的边界类型插入转换电路；以及

建模及仿真装置，被配置为对插入转换电路的电路图进行建模及仿真。

附图说明

通过结合附图对本公开示例性实施方式进行更详细的描述，本公开的上述以及其它目的、特征和优势将变得更加明显，其中，在本公开示例性实施方式中，相同的参考标号通常代表相同部件。

图1示出了适于用来实现本发明实施方式的示例性计算机系统/服务器12的框图；

图2示出了简单的与门的两值仿真对应的门级电路模型；