[发明专利]一种低写功耗的两端口静态随机存储器

说明书

【技术领域】

本发明涉及静态随机存储器领域，特别涉及一种低写功耗的两端口静态随机存储器。

【背景技术】

根据国际半导体技术蓝图（ITRS）预测，静态随机存储器的面积将越来越大，到2015年，将占到整个片上系统（SOC）面积的94%以上。因此，静态随机存储器的功耗，将直接影响到整个SOC的功耗。

请参阅图1所示，图1为采用写位线均衡技术的两端口静态随机存储器数据通路。该典型数据通路包括位线预充电与均衡电路，存储单元，和写驱动器。

预充电与均衡电路由PMOS晶体管105构成。存储单元由一对交叉耦合的反相器101、104以及NMOS传输管102,103构成。写驱动器由反相器110和三态反相器108、109组成。

在两端口静态随机存储器的写操作时，写位线均衡信号（EQ_N）118有效，写位线均衡器PMOS晶体管105打开，对写位线（WBL）112和写位线反（WBLB）113进行均衡，存储在写位线电容（CWBL）106和写位线反电容（CWBLB）107进行重新分配，从而将写位线（WBL）112和写位线反（WBLB）113均衡至中间电平。当均衡操作完成时，写位线均衡信号（EQ_N）118无效，写使能信号（WE）119有效，由反相器110和三态反相器108、109组成的静态写驱动器根据写数据（D）120，将对写位线（WBL）112和写位线反（WBLB）113驱动至电源VDD或地VSS。此后，写字线（WWL）111有效，根据写位线（WBL）112和写位线反（WBLB）113上的电平，对由一对交叉耦合的反相器101、104以及NMOS传输管102,103构成存储单元进行写操作。

由于每一次写操作都要先将写位线（WBL）112和写位线反（WBLB）113均衡，然后由反相器110和三态反相器108、109组成的静态写驱动器根据写数据（D）120，将对写位线（WBL）112和写位线反（WBLB）113驱动至相应的电平，假设写位线上的负载电容为C_BL，每一次写操作时位线上的平均翻转能量为0.5C_BLVDD²，且与写数据翻转的概率无关。在写数据出现连续的“0”或“1”时，写位线（WBL）112和写位线反（WBLB）113上保持的值与将要写入数据（D）121和写数据反（DB）120相同时，静态驱动器驱动写位线的操作消耗无谓的功耗。因此，设计某种写预判电路，降低在此种情况下写位线的翻转功耗是很有意义的。

【发明内容】

本发明的目的在于提出一种低写功耗的两端口静态随机存储器，该电路在写操作时，将上一周期的写数据和当前周期写数据进行比较来决定是否进行写位线的均衡操作。

为了实现上述目的，本发明采用如下技术方案：

一种低写功耗的两端口静态随机存储器，包括译码器、存储阵列、控制电路与预译码器、位线均衡器、静态写驱动器和写预判比较器；

译码器通过多条字线连接存储阵列，译码器还通过多条预译码器输出连接控制电路与预译码器；

存储阵列通过多条写位线连接位线均衡器、静态写驱动器和写预判比较器；

控制电路与预译码器通过本地时钟和写使能连接位线均衡器、静态写驱动器和写预判比较器。

本发明进一步的改进在于：写位线均衡器、静态写驱动器和写预判比较器由写位线均衡器、静态写驱动器、写预判比较器组成；当写使能有效时，静态写驱动器的输出直接驱动位线；写位线均衡器在写位线均衡信号有效时对写位线与写位线反进行电压均衡，使它们达到相同的中间电平；写预判比较器将前一周期写数据与当前写数据进行比较，如果不同，则将写位线均衡信号置为有效，否则无效；当出现连续的写“0”或写“1”操作时，位线上保持的数据与需要写入的数据相同，写预判比较器将写位线均衡信号置为无效，位线不发生反转；当连续两次写的数据不同时，写预判比较器置写位线均衡信号有效，写位线和写位线反上的电荷重新分配，写位线和写位线反被均衡至中间电平，然后写位线均衡信号无效，写使能有效，写驱动器将位线和位线反驱动至新的电平。