[发明专利]一种适用于静态随机存储器的写复制电路有效
申请号: | 201410126264.1 | 申请日: | 2014-03-31 |
公开(公告)号: | CN103871461A | 公开(公告)日: | 2014-06-18 |
发明(设计)人: | 熊保玉;拜福君 | 申请(专利权)人: | 西安华芯半导体有限公司 |
主分类号: | G11C11/419 | 分类号: | G11C11/419 |
代理公司: | 西安西交通盛知识产权代理有限责任公司 61217 | 代理人: | 王萌 |
地址: | 710055 陕西省西安*** | 国省代码: | 陕西;61 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 适用于 静态 随机 存储器 复制 电路 | ||
1.一种适用于静态随机存储器的写复制电路,其特征在于,包括复制字线负载、复制位线负载、复制位线选择器与复制写驱动器、写复制单元、状态机、行译码器、存储阵列、控制电路与预译码器,位线选择器与灵敏放大器及输入输出电路;
复制字线负载通过复制字线(DWL)连接状态机、写复制单元和复制位线选择器与复制写驱动器;
复制位线负载通过复制位线(DBL)连接写复制单元,和复制位线选择器与复制写驱动器;
写复制单元通过写完成标志信号线(WR_DONE)连接状态机;
状态机通过字线使能(WL_EN)连接行译码器,状态机还通过本地时钟(LCLK)连接控制电路与预译码器;
行译码器通过多条字线(WL)连接存储阵列和复制位线负载;
存储阵列还通过多条位线(BL)连接复制字线负载,位线选择器与灵敏放大器及输入输出电路。
2.如权利要求1所述的适用于静态随机存储器的写复制电路,其特征在于,所述复制位线选择器与复制写驱动器,模拟正常写操作时的位线选择器与写驱动器。
3.如权利要求1所述的适用于静态随机存储器的写复制电路,其特征在于,所述写复制单元,模拟正常写操作时被改写的存储单元。
4.如权利要求1所述的适用于静态随机存储器的写复制电路,其特征在于,所述状态机,为正常写操作开始与结束之间提供状态转换。
5.如权利要求1所述的适用于静态随机存储器的写复制电路,其特征在于,在写操作开始时,复制位线被复制位线选择器与复制写驱动器预冲至预充电电平VDD;根据输入的地址,写使能和时钟,由控制电路与预译码器产生本地时钟;在本地时钟的上升沿,状态机置位,复制字线及字线使能有效;复制字线沿复制字线负载,连接到写复制单元和复制位线选择器与复制写驱动器;复制位线选择器与复制写驱动器将复制位线放电至低电平;复制位线将预先存储在写复制单元中的“1”值改写为“0”;写完成标志信号有效,反馈给状态机,将状态机复位,复制字线与字线使能信号无效;字线使能信号的脉冲宽度等于复制字线的脉冲宽度,行译码器根据字线使能信号对电平字线信号进行截取,产生正常写操作时所需要的脉冲字线信号;其中复制复制位线负载用来模拟正常阵列中连接到位线上的负载,复制字线负载用来模拟正常阵列中连接到字线上的负载;当复制字线无效时,写复制单元中的值将被复位为“1”,同时复制位线也将被预冲至预冲电电平VDD。
6.如权利要求1所述的适用于静态随机存储器的写复制电路,其特征在于,写复制单元由NMOS传输门(131),复位PMOS晶体管(135)及反相器(137)组成;复位PMOS晶体管(135)的栅端连接VSS;NMOS传输门(131)的栅极连接复制字线,源极连接复制位线,漏极连接存储节点;复位PMOS晶体管(135)的源极接VDD,栅极连接VSS,漏极接存储节点(133)和反相器(137)的输入端,反相器(137)的输出端连接写完成标志信号线。
7.如权利要求1所述的适用于静态随机存储器的写复制电路,其特征在于,复制位线选择器与复制写驱动器包括复制预充电PMOS管(141)、复制位线选择器NMOS管(142)和复制写驱动器NMOS管(144);复制写驱动器NMOS管(144)的栅端接VDD,源端接VSS,漏极接复制写位线;复制字线连接复制位线选择器NMOS管(142)的栅极,复制预充电PMOS管(141)的源极连接VDD,复制预充电PMOS管(141)的栅极连接复制位线和复制位线选择器NMOS管(142)的漏极,复制位线选择器NMOS管(142)的源极连接复制字线。
8.如权利要求1所述的适用于静态随机存储器的写复制电路,其特征在于,状态机由反相器(151)、第一或非门(152)、第二或非门(153)与门(156)和缓冲器(157)组成;本地时钟连接反相器(151)的输入端,反相器(151)的输入端连接第一或非门(152)的一个输入端,第一或非门(152)的输出端连接到第二或非门(153)的一个输入端,第二或非门(153)的另一个输入端连接写完成标志信号线,第二或非门(153)的输出端连接或非门(154)的一个输入端和与门(156)的一个输入端,与门(156)的另一个输入端连接本地时钟;与门(156)的输出端连接缓冲器(157)的输入端和复制字线,缓冲器(157)的输出端连接字线使能信号。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于西安华芯半导体有限公司,未经西安华芯半导体有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201410126264.1/1.html,转载请声明来源钻瓜专利网。