[发明专利]一种磁耦合隔离驱动电路

说明书

技术领域：

本发明涉及一种磁耦合隔离驱动电路，属电力电子技术中的驱动电路。

背景技术：

随着电力电子技术的发展，变压器隔离驱动电路得到了广泛的研究和应用，同时某些特定的场合也对变压器隔离驱动电路提出了更高的要求：在占空比大于0.5时，如何解决驱动变压器驱动能力不足等问题。磁耦合隔离驱动电路(Magnetic coupling isolating drive circuit，以下简称MCIDC)是一种能够很好解决上述问题的拓扑结构，相对于传统的变压器驱动电路，该驱动电路具有很好的占空比幅值稳定性，且结构简单、损耗较小、易于实现。同时占空比分离部分由数字电路实现，控制精准、波形稳定、损耗较小，是一种很具有研究价值和发展前景的拓扑结构。

发明内容：

本发明提供一种磁耦合隔离驱动电路，其采用新型磁耦合技术解决磁耦合隔离驱动电路在占空比大于0.5时，驱动能力不足的问题。

本发明采用如下技术方案：一种磁耦合隔离驱动电路，其包括占空比分频电路、变压器隔离电路、占空比合并电路，所述占空比分频电路包括第一触发器D1、第二触发器D2、第一与门A1、第二与门A2、第一三极管S1、第二三极管S2、第三三极管S3、第四三极管S4；变压器隔离电路包括第一隔直电容C1、第一驱动变压器T1、第二隔直电容C2、第二驱动变压器T2、第一电阻R1、第二电阻R2；占空比合并电路包括第一或门O1、第五三极管S5、第六三极管S6；其中PWM波的占空比输入PWM1和第一触发器D1、第二触发器D2的时钟端相连；PWM波的占空比输入PWM1分别和第一与门A1、第二与门A2的输入端的一端相连；第二触发器D2的Q非端与第二触发器D2的D端相连；第二触发器D2的Q端与第一触发器D1的D端相连；第二触发器D2的Q端和第二与门A2的输入端的另一端相连；第一触发器D1的Q端和第一与门A1的输入端的另一端相连；第一与门A1输出端和第一三极管S1、第二三极管S2的基极相连；第二与门A2输出端和第三三极管S3、第四三极管S4的基极相连；第一三极管S1、第三三极管S3的集电极和第一外接电源Vcc相连；第一三极管S1，第二三极管S2的发射极连接后和第一隔直电容C1的一端相连；第三三极管S3、第四三极管S4的发射极连接后和第二隔直电容C2的一端相连；第二三极管S2、第四三极管S4的集电极和第一外接电源地GND相连；第一隔直电容C1的另一端连接第一驱动变压器T1的原边上侧；第二隔直电容C2的令一端连接驱动变压器T2的原边上侧；第一驱动变压器T1、第二驱动变压器T2的下侧和第一外接电源地GND相连；第一驱动变压器T1的副边上侧连接第一电阻R1的一端；第二驱动变压器T2的副边上侧连接第二电阻R2的一端；第一驱动变压器T1的副边下侧连接第二外接电源地Vc-；第二驱动变压器T2的副边下侧连接第二外接电源地Vc-；第一驱动变压器T1的副边下侧连接第一电阻R1的另一端；第二驱动变压器T2的副边下侧连接第二电阻R2的另一端；第一驱动变压器T1的副边上侧连接第一或门O1的输入端；第二驱动变压器T2的副边上侧连接第一或门O1的输入端的另一端；第一或门O1的输出端和第五三极管S5、第六三极管S6的基极相连；第五三极管S5的集电极和第二外接电源Vc+相连；第五三极管S5的发射极和第六三极管S6的发射极相连后和占空比输出端Qg的一端相连；第六三极管S6的集电极和第二外接电源地Vc-相连。

本发明是实现用变压器隔离驱动，占空比可大于0.5的驱动电路，具有如下优点：

(1)不需要用外加器件和电路对驱动变压器进行磁恢复；

(2)随着数字器件的引入，驱动波形更精准、稳定；

(3)电路拓扑简单，有源功率器件少，体积小，损耗少，易于实现；

(4)电路器件简单，成本低，体积小，稳定性好，驱动能力强。

附图说明：

图1为本发明的可实现用磁耦合隔离驱动，占空比可大于0.5的驱动电路示意图。

图2(a)和2(b)为本发明的可实现用磁耦合隔离驱动，占空比可大于0.5的驱动电路各工作模态示意图。

其中：