[发明专利]基于FPGA的UART字节同步的实现方法及实现装置在审
| 申请号： | 201410120366.2 | 申请日： | 2014-03-27 |
| 公开（公告）号： | CN104951422A | 公开（公告）日： | 2015-09-30 |
| 发明（设计）人： | 李明 | 申请（专利权）人： | 罗森伯格（上海）通信技术有限公司 |
| 主分类号： | G06F13/42 | 分类号： | G06F13/42 |
| 代理公司： | 苏州慧通知识产权代理事务所(普通合伙) 32239 | 代理人： | 安纪平 |
| 地址： | 201707 上海市*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 基于 fpga uart 字节 同步 实现 方法 装置 | ||
1.一种基于FPGA的UART字节同步的实现方法，其特征在于：UART发送端发送具有起始标志的传输数据给UART接收端，在发送过程中，所述UART发送端发送一同步信号给UART接收端，UART接收端检测到所述同步信号后，则进入到初始状态去检测所述传输数据的起始标志，并接收所述传输数据。
2.根据权利要求1所述的基于FPGA的UART字节同步的实现方法，其特征在于，在UART接收端接入一同步检测器，用于检测UART发送端发出的同步信号并使得UART接收端进入到初始状态。
3.根据权利要求1所述的基于FPGA的UART字节同步的实现方法，其特征在于，UART接收端根据所述初始状态检测到所述传输数据的起始标志后，开始接收所述传输数据。
4.根据权利要求1所述的基于FPGA的UART字节同步的实现方法，其特征在于，所述UART发送端每隔一定字节发送一同步信号给UART接收端。
5.根据权利要求1所述的基于FPGA的UART字节同步的实现方法，其特征在于，所述起始标志为从高电平信号到低电平信号。
6.根据权利要求1所述的基于FPGA的UART字节同步的实现方法，其特征在于，所述同步信号为至少一个字节的高电平信号。
7.一种基于FPGA的UART字节同步的实现装置，包括UART发送器以及通过数据线与UART发送器通信的UART接收器，其特征在于：还包括一端接到所述数据线上，另一端与所述UART接收器通信的UART同步检测器，所述UART发送器用于发送传输数据给UART接收器，并在发送过程中，发送出一个同步信号给UART同步检测器，所述UART同步检测器用于检测UART发送器发送的同步信号并使得UART接收器进入初始状态，所述UART接收器用于接收所述传输数据。
8.根据权利要求7所述的基于FPGA的UART字节同步的实现装置，其特征在于，所述传输数据具有起始标志，所述起始标志为从高电平信号到低电平信号。
9.根据权利要求7所述的基于FPGA的UART字节同步的实现装置，其特征在于，所述UART发送器每隔一定字节发送出一个同步信号。
10.根据权利要求7或9所述的基于FPGA的UART字节同步的实现装置，其特征在于，所述同步信号为至少一个字节的高电平信号。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于罗森伯格（上海）通信技术有限公司，未经罗森伯格（上海）通信技术有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201410120366.2/1.html，转载请声明来源钻瓜专利网。
- 上一篇：一种安卓智能终端网页业务识别方法
- 下一篇：安全退出装置及安全退出方法
