[发明专利]时间域集成温度传感器有效
申请号: | 201410118216.8 | 申请日: | 2014-03-27 |
公开(公告)号: | CN103837243A | 公开(公告)日: | 2014-06-04 |
发明(设计)人: | 马彪;吴边;韩富强 | 申请(专利权)人: | 卓捷创芯科技(深圳)有限公司 |
主分类号: | G01K1/00 | 分类号: | G01K1/00 |
代理公司: | 暂无信息 | 代理人: | 暂无信息 |
地址: | 518067 广东省深圳市南山区*** | 国省代码: | 广东;44 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 时间 集成 温度传感器 | ||
1.时间域集成温度传感器,包括PTAT延时电路、CTAT延时电路、异或门以及计数器,所述异或门的两个输入端分别连接至PTAT延时电路的输出端和CTAT延时电路的输出端,所述异或门的输出端与计数器的使能端连接,所述计数器的时钟信号输入端连接至所述温度传感器的时钟输入端口,
所述PTAT延时电路包括PTAT电流产生电路、第一电容、第一开关和第一电平检测电路,所述PTAT电流产生电路输出端连接至第一电容的正极端和第一开关,以及所述第一电平检测电路的输入端,第一电容与第一开关并联连接并接地,所述第一电平检测电路的输出端连接至所述异或门的第一输入端,
所述CTAT延时电路包括CTAT电流产生电路、第二电容、第二开关和第二电平检测电路,所述CTAT电流产生电路输出端连接至第二电容的正极端和第二开关,以及所述第二电平检测电路的输入端,第二电容与第二开关并联连接并接地,所述第二电平检测电路的输出端连接至所述异或门的第二输入端,其特征在于,
所述PTAT电流产生电路的输出端连接有第一开关单元,所述第一开关单元输出端连接至第一电容的正极端,第一开关单元的控制端通过脉冲整形电路连接至所述温度传感器的时钟输入端口;
所述CTAT电流产生电路的输出端连接有第二开关单元,所述第二开关单元输出端连接至第二电容的正极端,第二开关单元的控制端通过脉冲整形电路连接至所述温度传感器的时钟输入端口;
所述脉冲整形电路输入端连接至所述温度传感器的时钟输入端口,脉冲整形电路输出端分别连接至所述第一开关单元的控制端、第二开关单元的控制端,以及计数器的时钟信号输入端,用于将输入的时钟信号整形为与输入时钟信号的周期保持一致,且周期内高电平的时间为恒定时间的方波信号,并利用该方波信号控制所述第一开关单元和第二开关单元的闭合与断开,以及采用该方波信号作为计数器的时钟在脉冲信号高电平期间进行计数,计数结果即为脉冲信号脉冲宽度的量化结果。
2.根据权利要求1所述的时间域集成温度传感器,其特征在于,所述第一开关单元为第三开关,所述第三开关的输入端连接至PTAT电流产生电路的输出端,控制端连接至脉冲整形电路输出端,输出端连接至第一电容的正极端。
3.根据权利要求1所述的时间域集成温度传感器,其特征在于,所述第一开关单元为第一复合开关,所述第一复合开关包括并联连接的第一N型MOS管和第一P型MOS管,所述第一N型MOS管漏极连接至所述第一P型MOS管源极并连接至PTAT电流产生电路的输出端,所述第一N型MOS管源极连接至所述第一P型MOS管漏极并连接至第一电容的正极端,所述第一N型MOS管栅极连接至脉冲整形电路输出端,所述第一P型MOS管栅极通过反相器连接至脉冲整形电路输出端。
4.根据权利要求1所述的时间域集成温度传感器,其特征在于,所述第二开关单元为第四开关,所述第四开关的输入端连接至CTAT电流产生电路的输出端,控制端连接至脉冲整形电路输出端,输出端连接至第二电容的正极端。
5.根据权利要求1所述的时间域集成温度传感器,其特征在于,所述第二开关单元为第二复合开关,所述第二复合开关包括并联连接的第二N型MOS管和第二P型MOS管,所述第二N型MOS管漏极连接至所述第二P型MOS管源极并连接至CTAT电流产生电路的输出端,所述第二N型MOS管源极连接至所述第二P型MOS管漏极并连接至第二电容的正极端,所述第二N型MOS管栅极连接至脉冲整形电路输出端,所述第二P型MOS管栅极通过反相器连接至脉冲整形电路输出端。
6.根据以上任一权利要求所述的时间域集成温度传感器,其特征在于,所述脉冲整形电路包括电流源、第三P型MOS管、第一放大器、第一或非门、第二或非门、第一缓冲器、第二缓冲器、第三电容以及第三N型MOS管,
所述电流源输出端连接至第三P型MOS管源极端,第三P型MOS管漏极通过第三电容接地,所述第一放大器正输入端连接至第三P型MOS管漏极端,负输入端接第一参考电压端,第一放大器输出端连接至所述第一或非门的第二输入端,所述第一或非门的第一输入端接复位信号端,第三输入端连接至第二或非门的输出端,第一或非门的输出端连接至第二或非门的第一输入端及所述第一缓冲器的输入端,第一缓冲器的输出端作为脉冲整形电路的输出端,所述第二或非门的第二输入端连接至时钟信号端作为脉冲整形电路的输入端,第二或非门的输出端通过第二缓冲器连接至第三P型MOS管和第三N型MOS管的栅极,所述第三N型MOS管的漏极连接至第三P型MOS管的漏极,第三N型MOS管的源极接地。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于卓捷创芯科技(深圳)有限公司,未经卓捷创芯科技(深圳)有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201410118216.8/1.html,转载请声明来源钻瓜专利网。