[发明专利]PMOS器件的制造方法

说明书

技术领域

本发明涉及半导体制造工艺，特别涉及一种PMOS器件的制造方法。

背景技术

在65纳米及65纳米以下半导体制造流程中，嵌入式SiGe源漏技术(Embedded SiGe)通过在沟道中产生单轴压应力来提高PMOSFET的空穴迁移率，从而提高它的电流驱动能力。其原理是：通过在硅衬底Si上刻蚀凹槽，选择性地外延生长锗硅SiGe层，因SiGe晶格常数与Si不匹配，在垂直沟道方向Si晶格受到拉伸产生张应力，沿沟道方向Si晶格受到压缩产生压应力。此外，由于SiGe具有较小的电阻率，可提高电流驱动能力。

对Embedded SiGe技术影响较大的因素包括SiGe内的Ge含量，这是因为SiGe薄膜中的应变能(应力)随着层厚的增加而增加，当层厚超过某一临界厚度(h_C)时，SiGe将不能形成很好的单晶结构，在生长过程中就会发生弛豫，薄膜中积累的应变会引起晶面滑移，使界面原子排列错开，应变急剧释放，以失配位错或者表面起伏的形式释放出来，在薄膜中产生大量缺陷。临界厚度(h_c)与薄膜生长条件相关，而薄膜中Ge浓度是对薄膜生长条件影响最大的因素之一。Ge组分越大，SiGe合金薄膜临界厚度越小，因此需要合理地控制Ge的浓度，设计薄膜生长厚度。另一方面，晶体表面生长时，会受到表面能和应变能共同作用。晶体表面能具有使表面更加平整的趋势，而应变能则使表面更加粗糙。在生成应变SiGe时，薄膜中急剧应变，表面生长受到应变能作用，往往生成岛状的粗糙表面。因此，在生长应变SiGe材料时，还要严格控制生长条件，减少岛状生长，提高器件材料生长质量。

发明内容

本发明的主要目的旨在提供一种能够有效降低嵌入式锗硅位错缺陷，提高器件的性能的PMOS器件的制造方法。

为达成上述目的，本发明提供一种PMOS器件的制造方法，包括以下步骤：提供半导体衬底，其中所述半导体衬底的PMOS区域上形成有栅极结构；在所述PMOS区域进行低温离子注入以形成非晶硅层；对所述PMOS区域刻蚀形成源/漏区的沟槽；以及在所述沟槽中选择性外延生长嵌入式锗硅层。

优选地，所述低温离子注入工艺所使用的温度范围为零下100℃至0℃。

优选地，所述低温离子注入工艺所使用的注入离子可以为硅、氩、锗、氮中的一种或多种。

优选地，所述低温离子注入工艺所形成的非晶硅层的厚度为

优选地，对所述PMOS区域刻蚀形成源/漏区的沟槽的步骤中，所述非晶硅层部分保留在所述沟槽表面。

优选地，在所述沟槽中外延生长锗硅层以形成嵌入式源/漏区的步骤包括：清洗所述沟槽的表面；刻蚀所述沟槽表面以去除保留的所述非晶硅层；以及进行氢气烘烤。

优选地，通过使用HCl、Cl₂或HCl/Cl₂混合气体，在同一腔室内原位刻蚀所述沟槽的表面以去除保留的所述非晶硅层。

本发明所提出的PMOS器件的制造方法，通过低温离子注入形成非晶硅层，使得PMOS的源漏区沟槽刻蚀后沟槽单晶硅表面仍能保持平整度和光滑度，从而在外延生长锗硅层之前得到清洁的、低缺陷和粗糙度良好的单晶硅衬底表面，有助于形成低位错缺陷的嵌入式锗硅。

附图说明

图1为本发明一实施例的PMOS器件的制造方法的流程图；

图2至图4为本发明一实施例的PMOS器件的制造方法的剖视图。

具体实施方式

为使本发明的内容更加清楚易懂，以下结合说明书附图，对本发明的内容作进一步说明。当然本发明并不局限于该具体实施例，本领域内的技术人员所熟知的一般替换也涵盖在本发明的保护范围内。

图1为本发明的一种PMOS器件的制造方法的一个较佳实施例的流程示意图。图2至图4是本发明的上述实施例的PMOS器件的制造方法的具体制备步骤的剖面示意图。

请参阅图1，如图所示，在本发明的该实施例中，PMOS器件的制造方法包括如下步骤：

步骤S1：提供半导体衬底。