[发明专利]总线编解码装置及其方法

权利要求书

1.一种总线编码装置，其特征在于，所述装置包括：

跳转检测模块，用于接收到编码前总线时生成跳转标志；

状态控制模块，用于当第一次接收到所述跳转检测模块发送的跳转标志时，向计数模块、输出选择模块发送控制信号；

计数模块，用于根据所述控制信号对所述编码前总线的循环长度计算得到第一计数值和对所述编码前总线的循环起始地址计算得到第二计数值，并以当前时钟周期的第一计数值作为索引地址对循环程序内部的顺序执行指令和保持不变指令的信息计数得到第三计数值；

寄存器组模块，用于接收和保存所述编码前总线，以及所述计数模块发送的所述第一计数值、第二计数值和第三计数值，并将上一个时钟周期的编码后总线发送给输出选择模块；

输出选择模块，用于接收所述寄存器组模块发送的上一个时钟周期的编码后总线、所述跳转检测模块发送的跳转标志和所述状态控制模块发送的控制信号，并将所述编码前总线、所述跳转标志和第一电平输出为编码后总线、循环开始标志和循环命中标志，其中所述第一电平为低电平；

当所述状态控制模块第二次接收到所述跳转检测模块发送的跳转标志时，向所述计数模块和所述输出选择模块发送控制信号；所述计数模块根据所述控制信号对预测循环长度计算得到第四计数值，并以当前时钟周期第四计数值作为索引地址，读取所述第三计数值对应的比特位作为预测步长，根据所述第二计数值和所述预测步长计算预测地址值，得到第五计数值；所述寄存器组模块接收和保存所述编码前总线、所述计数模块发送的所述第四计数值和所述第五计数值；如果所述第五计数值等于所述编码前总线时，则将上一个时钟周期编码后总线输出为当前时钟周期编码后总线，如果所述第五计数值不等于所述编码前总线时，则所述输出选择模块将所述编码前总线输出为当前时钟周期编码后总线。

2.根据权利要求1所述的装置，其特征在于，所述跳转检测模块包括：

减法单元，用于将当前时钟周期编码前总线减去上一个时钟周期编码前总线得到减法结果；

第三比较单元，用于比较第二电平与减法单元发送的所述减法结果的最高位得到比较结果，如果比较结果为相等，则生成跳转标志，其中所述第二电平为高电平。

3.根据权利要求1所述的装置，其特征在于，所述的寄存器组模块包括：

输入总线寄存器，用于接收和保存所述编码前总线；

循环计数寄存器，用于保存检测到的所述编码前总线的循环长度；

预测计数寄存器，用于保存预测的所述编码前总线的循环长度；

循环基址寄存器，用于保存检测到的所述编码前总线的循环起始地址；

循环偏移寄存器，用于保存检测到的循环程序内部的顺序执行指令和保持不变指令的信息；

预测地址寄存器，用于保存所述第五计数值；

输出总线寄存器，用于保存输出的编码后总线。

4.根据权利要求1所述的装置，其特征在于，所述的计数模块包括：

第一选择器，用于根据所述状态控制模块的控制信号1a控制计数模块对所述第一计数值保持不变、加1、或者清零；

第一比较单元，用于比较所述循环计数寄存器的值和所述预测计数寄存器的值，当所述预测计数寄存器的值等于所述循环计数寄存器的值时，则一个预测循环结束，所述预测地址寄存器的值应从所述循环基址寄存器的值重新计数；

第二选择器，用于根据所述状态控制模块的控制信号2a控制计数模块对所述第四计数值加1或者清零；

第三选择器，用于根据所述状态控制模块的控制信号3a控制计数模块对所述第二计数值保持不变、清零或者等于当前时钟周期编码前总线；

第四选择器，用于根据所述状态控制模块的控制信号4a控制计数模块对所述循环偏移寄存器计数的第三计数值保持不变、按位装载、或者清零；

控制信号生成单元，用于根据第一比较单元的结果和控制信号5a控制第五选择器的输出信号；

预测步长单元，用于根据当前时钟周期所述第四计数值作为索引地址，读取所述循环偏移寄存器的相应比特位得到预测步长；

第五选择器，用于根据所述控制信号生成单元输出的控制信号7a控制所述第五计数值加上预测步长、清零或者等于循环基址寄存器的值。