[发明专利]金属与N型硅肖特基接触势垒高度的调节方法

说明书

技术领域

本发明涉及一种金属与N型硅肖特基接触势垒高度的调节方法，所形成的势垒为镍铂硅化物，通过调整镍铂质量比准确调节金属与N型硅肖特基接触势垒高度，从而得到希望的器件电学性质，属于分立半导体器件芯片制造技术领域。

背景技术

肖特基二极管（SBD）与普通的P-N结型二极管相比，具有正向导通压降低、反向恢复时间短和抗浪涌电流能力强等优点，被用在高速高效整流电路、微波电路以及高速集成电路中。肖特基二极管是以金属为正极，所述金属选自Au、Ag、Al、Pt、Mo、Ni、Ti，以N型半导体为负极，所述半导体为Si，利用二者接触面上形成的具有整流特性的势垒制成的金属-半导体器件。

肖特基二极管管芯结构及其制作过程如下，如图1所示：

选用N型半导体作为衬底，也就是N+衬底，其原因在于电子比空穴迁移率大，这样能够获得良好的频率特性。

为了减小肖特基二极管的结电容，提高反向击穿电压，同时又不使串联电阻过大，在N+衬底上外延一层高阻薄膜，获得N型外延层，也就是N-外延层。

清洗及热氧化N-外延层，形成氧化层1。

采用光刻工艺先后开设P+离子注入窗口和金属淀积窗口，并完成P+扩散保护环的制作和正面金属层2的淀积。

然而，光刻会形成陡峭边沿。另外，在N-外延层与氧化层1之间的Si-SiO₂界面存在带正电的固定电荷，加之在氧化层1中及氧化层1表面存在着为数很多的由碱金属离子如钠离子沾污而产生的可动正离子，并且，所述带正电的固定电荷会在N-外延层的Si表面感应出负电荷，使N-外延层在Si表面出现由N-型变成N+型的倾向，降低势垒特性。这些因素使得靠近周边的半导体耗尽区宽度变窄且电场增强，导致在拐角处有过量的饱和漏电流，也就是拐角效应，这种拐角效应除了产生软的反向特征和低击穿电压之外，还造成低劣的噪声特性。这就需要在拐角处制作P+扩散保护环；在真空系统中通过蒸发或者溅射淀积正面金属层2、背面金属层3时，要使正面金属层2与周边的氧化层1适当搭接，形成搭接区，这时在金属-氧化物-半导体（MOS）电容下边的耗尽区得到修复，能够改善陡峭边沿，避免产生软的反向特征和低击穿电压。当然，搭接区不能大，否则附加的电容会降低器件高频特性。最终得到具有理想I-V特性的肖特基二极管。

当金属与半导体接触时，也就是在N-外延层上淀积正面金属层2后，在金属-半导体界面处就形成了势垒层4，此处的肖特基势垒能够控制电流传导和确定电容特性。

由于肖特基势垒高度对肖特基二极管的电学性质有重要影响，要求金属-半导体之间有特定的势垒高度，然而，在现有技术中尚无能够连续调节和控制肖特基势垒高度的方法。

发明内容

本发明的目的就在于提供一种能够连续调整和控制肖特基势垒高度的方法，为此，我们发明了一种金属与N型硅肖特基接触势垒高度的调节方法。

按照本发明之方法，在N+衬底一侧外延一层N-外延层，热氧化N-外延层，形成氧化层1，采用光刻工艺开设P+离子注入窗口并完成P+扩散保护环的制作，采用光刻工艺开设金属淀积窗口，在形成金属与N型硅肖特基接触势垒后，在势垒层4上淀积正面金属层2，并且正面金属层2与周边的氧化层1搭接，另外，在N+衬底另一侧淀积背面金属层3，其特征在于，所述金属与N型硅肖特基接触势垒的形成过程如下，通过金属淀积窗口，在N-外延层上淀积Ni膜、Pt膜；再使其中的Ni、Pt合金化，并通过控制Ni膜、Pt膜的厚度控制NiPt合金中Ni、Pt质量比，在合金化的同时，在N-外延层上表层形成Ni、Pt、Si金属硅化物势垒层4，去除未参加金属硅化物反应的NiPt合金。

单质Ni与N型硅肖特基接触势垒高度为0.75eV，单质Pt与N型硅肖特基接触势垒高度为0.84eV。本发明其技术效果在于，NiPt合金与N型硅肖特基接触势垒高度则能够通过调整NiPt合金中Ni、Pt质量比，在0.75eV到0.84eV之间准确确定，如图2所示，由此获得所需的肖特基二极管电学性质。

附图说明

图1为肖特基二极管管芯结构示意图。图2是肖特基势垒高度与NiPt合金中Ni、Pt质量比的关系曲线图，该图兼作为摘要附图。

具体实施方式

外延片制作。取N型(111)硅片作为N+衬底，在硅片一侧外延一层N-外延层，获得外延片。