[发明专利]无核心集成电路封装系统及其制造方法

说明书

相关申请的交叉引用

本申请要求2013年3月21日递交的、序号为No.61/804,158的美国临时专利申请的权益，并且该美国临时专利申请的主题内容通过应用被并入本文。

技术领域

本发明一般地涉及集成电路封装系统（integrated circuit packaging system），并且更具体地，涉及无核心（coreless）集成电路封装系统。

背景技术

集成电路封装是用于高性能电子系统中以提供应用来在这样的产品中使用的基础构件（building block），例如机动车辆、口袋型个人电脑、手机、智能便携式军事设备、航空航天器有效载荷以及需要支持许多复杂功能的小型紧凑电子装置的众多其他相似的产品。

小型产品（例如手机）可以包括许多集成电路封装，每个集成电路封装具有不同的尺寸和形状。装置（例如手机）中的集成电路封装中的每个可以包括大量复杂电路。集成电路封装中的每个中的电路使用电连接与其他集成电路封装的其他电路一起工作和通信。

产品必须要参加全球市场的竞争并且吸引大量消费者或购买者才能算是成功的。在降低产品成本、减小产品尺寸的同时在特征、性能和可靠性方面的不断改进以及快速地可获得以供消费者或购买者购买对产品来说是非常重要的。

产品内部的电路数量和电连接数量对改进任何产品的特征、性能以及可靠性来说是至关重要的。此外，电路和电连接实现的方式可以确定封装尺寸、封装方法以及各个封装设计。提供这样的完整方案的尝试尚未获得成功，所述完整方案由于设计灵活性、增加的功能、杠杆能力（leveragability）以及增加的IO连接能力，解决简化制造工艺、更小的尺寸、更低的成本的问题。

因此，仍存在对集成电路系统提高的产率、热冷却、低轮廓（low profile）、改进的制造以及改进的可靠性的需求。鉴于持续增加的商业竞争压力连同增长的消费者预期以及市场中获得有意义的产品差异机会的逐渐减少，找到这些问题的解决办法是越来越关键的。鉴于持续增加的商业竞争压力连同增长的消费者预期以及市场中获得有意义的产品差异机会的逐渐减少，找到这些问题的解决办法是越来越关键的。

另外，对于降低成本、提高效率和改善性能以及满足竞争压力的需要为找到这些问题的答案的关键必要性增添了更大的紧迫性。长久以来一直在寻求对于这些问题的解决方案，但是之前的发展尚未教导或建议任何解决方案，因此，对于这些问题的解决方案长久以来一直困惑本领域的技术人员。

发明内容

本发明提供用于制造集成电路封装系统的方法，所述方法包括：形成基础衬底，所述形成基础衬底的步骤包括：提供牺牲载体，将金属板安装在所述牺牲载体上，将顶部迹线（top trace）施加到所述金属板，在所述顶部迹线上形成导电柱（conductive stud），在所述金属板、所述顶部迹线和所述导电柱上形成基础包封件（base encapsulation），所述顶部迹线从所述基础包封件的顶面露出，以及移除所述牺牲载体和所述金属板；将集成电路器件安装在所述基础衬底上；以及以顶部包封件（top encapsulation）来包封（encapsulate）所述集成电路器件和所述基础衬底。

本发明提供集成电路封装系统，所述系统包括：基础衬底，所述基础衬底包括：基础包封件、嵌入所述基础包封件的顶部迹线以及所述顶部迹线上的导电柱，所述顶部迹线与所述基础包封件的顶面共面，所述导电柱嵌入所述基础包封件，所述导电柱与所述顶部迹线共面；所述基础衬底上的集成电路器件；以及包封所述基础衬底和所述集成电路器件的顶部包封件。

除了以上提及的步骤或元件之外或者替代以上提及的步骤或元件，本发明的某些实施方案具有其他步骤或元件。当参照附图进行以下详细描述时，通过阅读该详细描述，这些步骤或元件对于本领域的技术人员将变得清楚。

附图说明

图1是本发明的第一实施方案中的集成电路封装系统沿图2的线1-1的截面图。

图2是集成电路封装系统的顶视图。

图3是本发明的第二实施方案中的集成电路封装系统沿图2的线1-1的截面图。

图4是本发明的第三实施方案中的集成电路封装系统沿图2的线1-1的截面图。

图5是本发明的第四实施方案中的集成电路封装系统沿图2的线1-1的截面图。

图6是在制造的沉积阶段中的图1的基础衬底的一部分。

图7是在制造的基础包封阶段中的图6的结构。