[发明专利]针对短路测试集成电路封装

说明书

可以针对短路和连续性以并行方式测试具有引脚阵列的电子封装。引脚阵列被分配为四组或者更多引脚组，使得每个组中的每个引脚都不与其自身引脚组中的引脚相邻。针对连续性测试一个引脚组，同时在其它引脚组中的全部引脚上设置基准电压电平。将单独的电流源耦合到每个引脚，并且测量结果电压。当第一组中一个引脚上的结果电压近似等于基准电压时，可以检测第一组中的一个引脚和其它组的一个组中的引脚之间的短路。按组重复进行测试直至全部组都被测试。

技术领域

本发明总体上涉及测试封装集成电路，并具体涉及针对短路和连续性测试大量引脚。

背景技术

芯片尺寸封装(CSP)是一种集成电路芯片载体。为了证明为芯片尺寸，封装通常具有不大于管芯的1.2倍的面积并且是单管芯、可直接表面安装的封装。经常应用来证明这些封装体为CSP的其它标准是它们的球节距应不大于1mm。

管芯可以安装在上面形成有焊盘或者球的间隔件上，如反转芯片球形网阵(BGA)封装，或者焊盘可以被直接蚀刻或印刷在硅晶片上，得到非常接近硅管芯的尺寸的封装。这种封装被称为晶片级芯片尺寸封装(WL-CSP)或者晶片级封装(WLP)。

附图说明

现在将仅以示例的方式并且参照附图来描述根据本发明的特定实施例：

图1是测试中的封装器件的一部分的示意图，该示意图示出没有被检测到的引脚到引脚短路；

图2是测试中的器件的一部分的示意图，在该示意图中引脚到引脚短路被正确检测出；

图3是示出用于测试连续性和短路的测试设备的示意图；

图4是示出测试系统的框图；以及

图5是示出针对连续性和引脚到引脚短路测试器件的流程图。

根据附图和下列详细描述，本实施例的其它特征将变得明显。

具体实施方式

现在将参照附图详细描述本发明的具体实施例。为了一致，各个附图中的相同元件由相同的参考数字表示。在本发明的实施例的下列详细描述中，为提供对本发明的彻底理解，阐述了很多具体细节。然而，对于本领域技术人员来说显而易见的是，实施例可以不使用这些具体细节来实施。在其它实例中，没有详细描述熟知的特征以避免使描述不必要地复杂化。

球栅阵列(BGA)封装、晶片级芯片尺寸封装(WL-CSP)和晶片级封装(WLP)都具有一个共同点：它们每个都具有大量的密集封装的引脚，这些引脚在生产期间必须被测试。芯片尺寸封装(CSP)可以具有隔开不超过1mm或者更小的引脚。在集成电路(也称为芯片)的封装期间，会发生多种类型的缺陷。例如，引脚可能没有被正确连接到芯片上的接口部件。当相邻引脚对变得短路时会发生另一缺陷。尽管期望进行生产测试来检测这些缺陷，然而一次一个地测试每个引脚会花费太多时间；而一次测试全部引脚并且检测短路是不可能的。本发明的实施例提供针对连续性并行地测试多个引脚来验证它们每个都连接到内部部件，并且同时验证每个引脚到相邻引脚不短路。

图1是封装器件100的一部分的示意图，该示意图示出针对连续性对封装器件100进行测试时没有被检测到的引脚到引脚短路。封装器件100可以具有大量引脚，但是在本示例中仅示出了四个引脚102-105。封装器件100包括集成电路，该集成电路包含实现期望功能的各种逻辑电路。为了与封装器件100外部的其它电子部件通信，如已知的，提供耦合到集成电路上的接口电路的一组接口引脚。