[发明专利]控制栅极刻蚀方法

说明书

技术领域

本发明涉及半导体制造领域，尤其涉及一种控制栅极刻蚀方法。

背景技术

随着对超大规模集成电路高集成度和高性能的需求逐渐增加，半导体技术向着65nm甚至更小特征尺寸的技术节点发展。相应的，对半导体器件制造的精密控制的要求也越来越高，以保证产品满足设计的要求并提高成品率。

目前，闪存（Flash）是现在市场上主要的非易失存储器装置,被广泛应用于手机、掌上电脑等数码装备。闪存的存储单元（Cell）区的栅极由多晶硅控制栅极、多晶硅间介质层、多晶硅浮动栅极、栅极介质层和衬底构成。

图1是现有技术中进行控制栅极刻蚀工艺前的垂直于控制栅的器件剖面结构示意图；图2-6为现有技术中进行栅极刻蚀工艺流程中每个步骤后的平行于控制栅的器件剖面结构示意图。

首先提供一晶圆11，晶圆11已完成STI填充15，隔离浮动栅极层13，多晶硅间介质层12与控制栅极14及其掩膜制作工艺。

然后，对晶圆11进行光刻与掩膜层的刻蚀，形成如图1和2所示结构。

随后，对控制栅极14进行主刻蚀工艺步骤，刻蚀在接触到多晶硅间介质层12时结束，形成如图3所示结构。

然后，对控制栅极14进行过刻蚀工艺步骤，去除隔离浮动栅极层13之间的剩余的控制栅极14’，形成如图4所示结构。

然后，对多晶硅间介质层12进行刻蚀，由于隔离浮动栅极层13侧壁存在阶跃高度（step height）12’，故而该步骤需要足够多的时间来完全去除多晶硅间介质层12，而在这一过程中，会造成一定量的浅槽隔离15损失，如图5所示。

最后，对隔离浮动栅极层13进行刻蚀，形成如图6所示结构。

如上述方法中，由于在对多晶硅间介质层的step height进行刻蚀的工艺过程中，由于工艺耗时过长导致浅槽隔离损失，进而对后续工艺造成不利影响，并最终影响半导体器件的性能和可靠性。

中国专利（CN102486441B）公开了一种TEM样品在加工的方法，分别获取TEM样品的第一非晶层和第二非晶层表面的SEM图片，然后根据第一非晶层和第二非晶层表面的SEM图片，确定第一非晶层或第二非晶层的表面作为TEM样品的在加工表面，采用FIB对所确定的TEM样品的在加工表面进行扫描处理。

该专利主要解决了TEM制样过程中对用那个品中的目标区域造成损伤的问题，但并未涉及到如何在保证速度的情况下对无法进行拍照的样品进行再制备。

中国专利（CN101599430A）公开了一种半导体器件栅极的形成方式，包括：获取半导体基底上的栅极介质层厚度；根据栅极介质层厚度与着陆刻蚀时间的对应关系，由获取的栅极介质层厚度值确定着陆刻蚀时间；在所述栅极介质层上形成栅层；刻蚀所述栅层以形成栅极，所述刻蚀过程中采用所确定的着陆刻蚀时间进行栅极的着陆刻蚀。相应的，该发明还公开了一种半导体器件栅极的形成方法和栅极刻蚀的控制系统，能够提高对栅极轮廓控制的准确性，获得理想的栅极轮廓。

中国专利（CN1787176A）公开了一种可控制栅极结构长度的刻蚀工艺，它是利用硬式掩膜层，来提高对多晶硅层刻蚀时的选择比，在对多晶硅层的刻蚀工艺中，采用三阶段的刻蚀（第一主刻蚀/第二主刻蚀/过度刻蚀）；在第一主刻蚀刻蚀气体中，包含四氟化碳来加强整个图案化硬式掩膜层及多晶硅层侧壁的高分子薄膜组合物；高分子薄膜组合物能有效抵抗卤化物对多晶硅层的侧蚀，使得多晶硅层的水平宽度，不致因侧蚀所减少，图案化后的硬件掩膜层更能够抵抗刻蚀气体的侵蚀，维持应有的图案，解决通常因图案化光阻因被侵蚀变形，导致整个栅极结构可能变小进而产生次始漏电的问题。

上述两篇专利为本发明最接近现有技术，同样都提出了对栅极的改进刻蚀方法，但均未涉及对在控制栅极刻蚀中减小对浅槽隔离损失的改进。

发明内容

鉴于上述问题，本发明公开了一种控制栅极刻蚀方法。

本发明的上述目的是通过以下技术方法实现的：

一种控制栅极刻蚀方法，应用于闪存存储器中，其中，所述方法包括如下步骤：

提供一闪存存储器的cell区结构，所述cell区结构由下至上依次包括设置有STI的衬底、栅极介质层、多晶硅浮动栅极、多晶硅间介质层、多晶硅控制栅极和掩膜层，所述多晶硅浮动栅极位于所述衬底中不含有STI的区域的上方；

进行光刻工艺和刻蚀工艺使所述掩膜层中形成开口；

以所述掩膜层为掩膜对所述多晶硅控制栅极进行刻蚀，使所述刻蚀停止于所述多晶硅间介质层，保留位于所述STI上的控制栅极部分；