[发明专利]用于海底原位观测的电源智能管理电路

权利要求书

1.一种用于海底原位观测的电源智能管理电路，包括电池选择开关电路、供电选择开关电路、降压稳压电路、备用电源切换电路、主控电路，其特征在于：电池选择开关电路、供电选择开关电路、降压稳压电路、备用电源切换电路分别与主控电路之间电连接；电池选择开关电路通过MOS管电路来实现对供电电池组的选择，同时对电池的电压进行分压，供主控电路采集；供电选择开关电路通过MOS管电路对电子设备的供电进行管理；降压稳压电路给其他电路及其外围设备供电；备用电源切换电路的当备用电池电压大于主电池电路电压时，备用电池给本电路系统供电，当备用电池电压小于主电池电路电压时，主电池给本系统供电，进行主电源与备用电源的自动切换，实现系统的无缝供电；主控电路采集电池组的电压获得电池组电压，控制电池的供电开关和电子设备的供电开关，与上位机通过串口进行通讯获得上位机指令。

2.根据权利要求1所述的用于海底原位观测的电源智能管理电路，其特征在于：所述的电池选择开关电路包括电池Power1、P沟道增强型MOSFETQ1、发光二极管LED1、NPN三级管Q2、电解电容C13、二极管D1、瓷片电容C1、电阻R28、R34、R44、R2和R-1；电池Power1的正极串接电阻R28、R34接地；Power1的正极与电阻R28的公共端连接电解电容C13的正极，电解电容C13的负极接地；Power1的正极、电阻R28与电解电容C13的正极的公共端串接电阻R2连接到Q2的集电极，电阻R2与Q2的集电极的公共端连接到Q1的栅极，Power1的正极、电阻R28、电解电容C13的正极与电阻R2的公共端连接到Q1的源极，Q2的基极串接瓷片电容C1接地，Q2的基极与瓷片电容C1的公共端连接电阻R44，Q2的发射极接地；Q1的漏极连接二极管D1的阳极，Q1的漏极与D1阳极的公共端连接到电阻R-1，R-1的另一端连接到LED1的阳极，LED1的阴极接地；Power1的负极接地。

3.根据权利要求1所述的用于海底原位观测的电源智能管理电路，其特征在于：所述的供电选择开关电路包括P沟道增强型MOSFETQ9、NPN三级管Q20、瓷片电容C5、电阻R10和R43；MOSFETQ9的源极串接电阻R10连接到NPN三级管Q20的集电极，电阻R10与Q20的集电极的公共端连接到MOSFETQ9的栅极，MOSFETQ9的漏极连接到OUT1的1脚连接，OUT1的2脚接地；NPN三级管Q20的发射极接地，NPN三级管Q20的基极串接瓷片电容C5接地，NPN三级管Q20的基极与瓷片电容C5的公共端连接到电阻R43的一端。

4.根据权利要求1所述的一种用于海底原位观测的电源智能管理电路，其特征在于：所述的降压稳压电路包括电源power5V、一级电源转换芯片IC1、二级电源转换芯片IC2、电解电容C17、C18、C19和C20、稳压管D5、发光二极管D0、瓷片电容C21、电感L1和电阻R25；电源power5V的2脚接地，电源power5V的1脚并接到一级电源转换芯片IC1的4脚、电感L1的一端、电解电容C18的正极、电解电容C19的正极和二级电源转换芯片IC2的输入端3脚，电感L1的另一端并接到一级电源转换芯片IC1的输出端2脚和稳压管D5的负极，D5的正极、电解电容C18的负极、电解电容C19的负极接地，二级电源转换芯片IC2的输出端2脚并接到二级电源转换芯片IC2的输出端4脚，电解电容C20的正极，瓷片电容C21的一端，和电阻R25的一端，电阻R25的另一端连接发光二极管D0阳极连接，发光二极管D0阴极、电解电容C20的负极、瓷片电容C21的另一端和二级电源转换芯片IC2的1脚接地，一级电源转换芯片IC1的1脚为输入端连接到电解电容C17的正极，电解电容C17的负极、一级电源转换芯片IC1的5脚和3脚接地。

5.根据权利要求1所述的一种用于海底原位观测的电源智能管理电路，其特征在于：所述的备用电源切换电路包括备用电池BT、自动电源切换芯片IC3、P沟道增强型MOSFETQ、二极管D6、电阻R0、电阻R1和瓷片电容C31；备用电池BT的正极连接到二极管D6的阳极，二极管D6的阴极连接到自动电源切换芯片IC3的7脚，二极管D6的阴极与自动电源切换芯片IC3的7脚的公共端通过串接电阻R0、电阻R1连接到地，电阻R0、电阻R1的公共端连接到IC3的1脚，IC3的2脚、3脚接地，自动电源切换芯片IC3的8脚与MOS管Q的栅极连接，MOS管Q的漏极通过串接瓷片电容C31接地；备用电池T的负极接地。

6.根据权利要求1所述的一种用于海底原位观测的电源智能管理电路，其特征在于：所述的主控电路包括主控芯片IC4、程序下载与调试接口JTAG、串行通信接口USART，瓷片电容C23、C24、C25、C26、C27、C28、C29、C30，晶振Y，电阻R26、R27；降压稳压电路的+3.3V输出端并接到主控芯片IC4的1脚、13脚、19脚、32脚、48脚、64脚和瓷片电容C23、C24、C25、C26、C27的一端，瓷片电容C23、C24、C25、C26和C27的另一端接地；降压稳压电路的+3.3V的输出端通过串接R27和瓷片电容C28连接到地，R27和C28的公共端连接到IC4的7脚；主控芯片IC4的5脚并接到瓷片电容C29和晶振Y的一端，主控芯片IC4的6脚并接到瓷片电容C30和晶振Y的另一端，瓷片电容C29和C30的另一端接地；调试接口JTAG的脚1接地，脚2连接到IC4的49脚，脚3连接到IC4的46脚，脚4连接到降压稳压电路的+3.3V的输出端；串行通信接口USART的脚1连接到IC4的42脚，脚2连接到IC4的43脚，脚3接地；主控芯片IC4的28脚串接R26连接到地；主控芯片IC4的12脚、18脚、31脚、47脚、60脚和63脚接地。