[发明专利]一种FPGA与通用处理器之间的通信方法及系统

权利要求书

1.一种FPGA与通用处理器之间的通信方法，所述方法将FPGA模拟为包含SDRAM控制器的通用处理器的外接SDRAM存储器，从而实现FPGA与通用处理器之间的同步数据传输。

2.根据权利要求1所述的FPGA与通用处理器之间的通信方法，其特征在于，采用如下策略将FPGA模拟为SDRAM控制器的外接SDRAM存储器：

在FPGA内部设置同步输入输出接口，所述同步输入输出接口一端与FPGA中的存储模块或数据处理单元相连，另一端与通用处理器的SDRAM控制器相连；

采用通用处理器对FPGA内部的同步输入输出接口包含的模式寄存器进行配置，进而设定SDRAM控制器的突发传输长度和读延时周期。

3.一种基于权利要求1-2任意一条权利要求记载的方法得到的FPGA与通用处理器的通信系统，包含FPGA和通用处理器，且通用处理器包含SDRAM控制器，其特征在于，所述FPGA中还包含：

同步输入输出接口，该同步输入输出接口一端与FPGA中的存储模块或数据处理单元相连，另一端与SDRAM控制器相连，进而实现FPGA与通用处理器之间的同步数据传输。

4.根据权利要求3所述的FPGA与通用处理器的通信系统，其特征在于，所述同步输入输出接口进一步包含：

模式寄存器，用于设定SDRAM控制器的数据突发传输长度和读延时周期；

锁存模块，用于锁存SDRAM控制器发送的数据和地址信号；

地址解析转换模块，用于将SDRAM控制器的行列地址进行转换，翻译成为FPGA内部数据存储或处理单元可以直接使用的地址信号；

译码模块，用于根据SDRAM控制器的读写命令，译码出与数据存储或处理单元接口的读、写和使能等信号。

5.一种基于权利要求3-4任意一个权利要求记载的系统实现的FPGA与通用处理器的数据同步传输方法，所述数据传输方法为：

同步输入输出接口接收SDRAM控制器发送的同步信号，然后对接收的同步信号进行逻辑译码和转换，翻译为FPGA内部的数据存储或处理单元能够应用的信号形式，实现通用处理器通过SDRAM控制器对FPGA内部数据存储或处理单元的数据进行写入和读取的操作，即完成FPGA与通用处理器的同步数据传输。

6.根据权利要求5所述的FPGA与通用处理器的数据同步传输方法，其特征在于，所述方法具体包含：

步骤101）对SDRAM控制器发送的数据和地址信号进行锁存；

步骤102）针对SDRAM控制器的激活和读写命令把SDRAM控制器的行列地址进行解析，转换为直接寻址地址，所述的直接寻址地址为FPGA内部数据存储或处理单元能够直接使用的地址信号；

步骤103）依据模式寄存器中配置的内容，根据SDRAM控制器的读写命令，译码出与数据存储或处理单元接口的读、写和使能等信号；

依据译码得到的信号、直接寻址地址以及步骤101）所述的锁存的数据信号完成通用处理器与FPGA内部数据存储或处理单元的数据传输。