[发明专利]半导体装置和半导体工艺

说明书

本发明涉及一种半导体装置和半导体工艺。所述半导体装置包含衬底、电路层、多个凸块下金属层UBM、重新分布层和多个互连金属。所述衬底具有有源表面和无源表面。所述电路层和所述凸块下金属层UBM邻设于所述有源表面。所述重新分布层邻设于所述无源表面。所述互连金属电性连接所述电路层和所述重新分布层。

技术领域

本发明涉及半导体封装的领域，且更具体地说，涉及一种3-D半导体装置和用于制造所述3-D半导体装置的半导体工艺。

背景技术

在堆栈式芯片封装中，可以垂直堆栈式方式将多个集成电路芯片封装于单个封装结构中。此情形增加堆栈密度，从而使封装结构较小，且常常缩减信号必须在芯片之间横穿的路径的长度。因此，堆栈式芯片封装倾向于增加在芯片之间的信号传输速度。另外，堆栈式芯片封装允许将具有不同功能的芯片集成于单个封装结构中。硅穿孔(Through SiliconVia,TSV)的使用因其具有可在芯片之间提供短垂直导电路径的能力而成为实现堆栈式芯片封装集成的关键技术。

发明内容

本发明的一个方面涉及一种半导体装置。在一个实施例中，所述半导体装置包括：衬底；导电通孔(Conductive Via)，其形成于所述衬底中，所述导电通孔具有与所述衬底的无源表面(Inactive Surface)实质上共平面的第一末端；电路层，其邻设(disposedadjacent)于所述衬底的有源表面(Active Surface)且电性连接到所述导电通孔的第二末端；重新分布层(Redistribution Layer)，其邻设于所述衬底的所述无源表面，所述重新分布层具有第一部分和第二部分，所述第一部分位于所述第一末端上且电性连接到所述第一末端，所述第二部分向上定位且远离所述第一部分；和裸片，其邻设于所述衬底的所述无源表面且电性连接到所述重新分布层的所述第二部分。所述半导体装置可进一步包含：电介质层，其位于所述衬底的所述无源表面与所述重新分布层的所述第二部分之间，和保护层，其覆盖所述重新分布层和所述电介质层，所述保护层具有开口以暴露所述重新分布层的部分。所述开口有助于所述裸片与所述重新分布层之间的所述电性连接。另外，所述半导体装置可包含多个凸块下金属层(under bump metallurgy,UBM)，所述凸块下金属层(UBM)邻设于所述衬底的所述有源表面且电性连接到所述电路层。所述电路层和所述裸片各自可包含一个或一个以上集成被动装置(Integrated Passive Device,IPD)。所述导电通孔可包含包括以下各者的导电通孔：晶种层，其包括垂直地设置的环形部分，和基底部分，所述基底部分与所述环形部分邻接且邻近于和实质上平行于所述有源表面；和第二金属层，其位于所述晶种层的内部表面上。在其它实施例中，所述导电通孔可为实心柱体。

在另一实施例中，形成于所述衬底的所述衬底中的所述导电通孔可从所述衬底的所述无源表面突出。在此情况下，所述重新分布层可位于所述导电通孔的突出尖端的所有表面(包含侧表面)上，以提供增强型电性接触和较紧固附接。