[发明专利]闪存单元及其制造方法

说明书

技术领域

本发明涉及半导体技术，尤其是一种闪存单元及其制造方法。

背景技术

分裂栅（split-gate）闪存工艺目前已经被广泛应用到非易失性存储器中。在对分裂栅快闪存储单元（简称：分裂栅闪存单元）进行编程操作时，向其中的控制栅（CG）施加高的正偏压，使得热电子从源极穿过氧化层注入到浮栅（FG）。在对分裂栅闪存单元进行擦除操作时，向控制栅施加高的负偏压，使得浮栅中的热电子利用福勒-诺德海姆（Fowler-Nordheim，FN）隧穿效应穿过侧壁氧化层流入擦除栅（EG）。由于受到FN隧穿效应的影响，对分裂栅闪存单元进行擦除操作所需的擦除时间将远远大于编程操作所需的编程时间，过长的擦除时间影响了分裂栅闪存单元的擦除效率。

其中，擦除操作发生在浮栅到擦除栅的界面处，此界面区域的几何形状对擦除效率有很大的影响。为了提高对分裂栅闪存单元的擦除效率，现有技术在浮栅邻近擦除栅的一侧形成一个浮栅尖端，通过该尖端降低FN隧穿效应的通道电压，使得热电子容易从浮栅流入擦除栅中，从而提高擦除效率。

发明内容

在实现本发明的过程中，发明人发现现有技术通过形成一个浮栅尖端对分裂栅闪存单元擦除效率的提高有限。

为此，有必要提供一种新的浮栅到擦除栅界面的几何形状，来进一步提高对分裂栅闪存单元的擦除效率。

根据本发明实施例的一个方面，提供一种闪存单元的制造方法，包括：

刻蚀去除半导体衬底单元上的部分控制栅偏移氧化层；所述半导体衬底单元包括：衬底，位于衬底上的浮栅氧化层，位于浮栅氧化层上的浮栅多晶硅，和位于浮栅多晶硅上的一个以上控制栅组，组成每个控制栅组的两个控制栅之间为擦除栅区域，两个控制栅的另一侧分别为字线区域，控制栅的两侧分别具有一层控制栅侧壁层，擦除栅区域侧的控制栅侧壁层上具有一层控制栅偏移氧化层；

刻蚀去除擦除栅区域底部和字线区域底部的部分浮栅多晶硅，形成作为双台阶中上层台阶的浮栅尖端；

分别在剩余的控制栅偏移氧化层上和字线区域侧的控制栅侧壁层上沉积一层薄氧化层；

在擦除栅区域覆盖存储单元VT掩模，刻蚀去除字线区域侧的薄氧化层；

去除存储单元VT掩模，并刻蚀去除擦除栅区域底部和字线区域底部剩余的浮栅多晶硅，形成浮栅，所述浮栅具有双台阶的浮栅尖端；

刻蚀去除擦除栅区域侧的薄氧化层和剩余的控制栅偏移氧化层；

在擦除栅区域侧的控制栅侧壁层上沉积一层擦除栅隧穿氧化层，在字线区域侧的控制栅侧壁层上沉积一层浮栅侧壁层；

分别在擦除栅区域和字线区域沉积多晶硅，在擦除栅区域底部和擦除栅隧穿氧化层上形成擦除栅，在字线区域形成字线。

在一个实施例的制造方法中，所述刻蚀去除半导体衬底单元上的部分控制栅偏移氧化层包括：通过湿法刻蚀去除半导体衬底单元上的部分控制栅偏移氧化层；或者

所述刻蚀去除字线区域侧的薄氧化层包括：通过湿法刻蚀去除字线区域侧的薄氧化层。

在一个实施例的制造方法中，所述刻蚀去除擦除栅区域底部和字线区域底部剩余的浮栅多晶硅包括：刻蚀去除擦除栅区域底部和字线区域底部剩余的浮栅多晶硅和浮栅氧化层；

在字线区域侧的控制栅侧壁层上沉积一层浮栅侧壁层之后，还包括：分别在擦除栅区域底部和字线区域底部沉积硅氧化层；

分别在擦除栅区域和字线区域沉积多晶硅，在擦除栅区域底部和擦除栅隧穿氧化层上形成擦除栅，在字线区域形成字线具体为：分别在擦除栅区域的硅氧化层上和字线区域的硅氧化层上沉积多晶硅，在擦除栅区域的硅氧化层上和两个擦除栅隧穿氧化层上形成擦除栅，在字线区域的硅氧化层上形成字线。

在一个实施例的制造方法中，在擦除栅区域覆盖存储单元VT掩模，刻蚀去除字线区域侧的薄氧化层包括：

在擦除栅区域覆盖光刻胶作为存储单元VT掩模，定义所述字线区域为字线侧，刻蚀去除字线侧的薄氧化层。

在一个实施例的制造方法中，还包括:

根据闪存单元的性能要求确定浮栅的长度、控制栅外所需的浮栅多晶硅的长度和刻蚀去除的所述部分浮栅多晶硅的刻蚀量；以及

根据控制栅外所需的浮栅多晶硅的长度确定刻蚀去除的所述部分控制栅偏移氧化层的刻蚀量和所述薄氧化层的厚度的操作。

在一个实施例的制造方法中，作为双台阶中上层台阶的浮栅尖端的长度由所述剩余的控制栅偏移氧化层的厚度决定；

作为双台阶中下层台阶的浮栅尖端的长度由所述薄氧化层的厚度决定。