[发明专利]数模转换器中的时钟信号误差校正

说明书

相关申请的交叉引用

本申请要求2013年3月15日提交的题为“Duty Cycle Detection Circuit For Double Data Rate Conversion(用于双倍数据速率转换的工作循环检测电路)”的美国临时申请61/799,723的优先权，所述申请全部通过引用并入本文中。

技术领域

本申请涉及信号处理领域，并且更具体地说涉及数模转换器中的时钟信号误差校正电路。

背景技术

信号处理电路(如数模转换器)可能需要计时以便确保数据输出正确地同步化。在一些情况下，反馈电路用于校正时钟信号参数中的误差，包括例如工作循环和交叉点。

电流导引DAC被配置成使用n二进制加权开关的阵列来转换n位数字输入信号。开关机制使得电流能够被提供至电流合并网络。举例来说，当n＝4时，电流是和（相对于二进制数字输入来予以加权）。由开关提供的电流的总和/集合形成呈电流输出形式的数字输入信号的模拟表示。

附图说明

当结合附图来阅读以下详细说明时可最好地理解本公开。需要强调的是，按照行业的标准做法，各种特征不是按比例绘制，并且仅用于说明目的。事实上，为了论述清楚起见，各种特征的尺寸可任意放大或缩小。

图1是根据本说明书的一个或多个实施例的数模转换器（DAC）的框图。

图2是根据本说明书的一个或多个实施例的第二DAC的框图。

图3是根据本说明书的一个或多个实施例的双重开关的电学示意图的框图。

图4是根据本说明书的一个或多个实施例的四重开关的框图。

图5是根据本说明书的一个或多个实施例的交叉点检测电路的框图。

图6是根据本说明书的一个或多个实施例的共同源极节点涟波的波形图。

图7是根据本说明书的一个或多个实施例的工作循环检测电路的示意图。

图8是根据本说明书的一个或多个实施例的波形图。

图9是根据本说明书的一个或多个实施例的时钟接收器的框图。

具体实施方式

概述

在一个实施例中，本文公开一种数模转换器(DAC)，所述数模转换器包括用于时钟的校正电路，所述时钟包括差分时钟。误差校正可借助于复制品单元来在DAC核心内发生，所述复制品单元大致上与转换单元类似。所述复制品单元可被配置来将反馈信号提供至时钟接收器，所述反馈信号具有用于校正时钟信号的信息，而不是将所述复制品单元的输出作用于所转换的信号。所述反馈信号可操作以校正如在所述DAC核心处所测量的例如工作循环和交叉点中的误差。

在第一示例性实施方案中，公开一种数模转换器(DAC)，其包括：时钟接收器，其可操作以提供分配的时钟信号并且可操作以响应于反馈信号来调整所分配的时钟信号；以及DAC核心，其可操作以接收所分配的时钟信号并且将所分配的时钟信号提供至多个转换单元，所述DAC核心包括时钟误差检测电路，所述时钟误差检测电路可操作以检测所分配的时钟信号中的第一种类误差。

在第二示例性实施方案中，公开一种时钟信号误差检测器，其包括：用于接收时钟信号输入的输入端；误差检测核心电路，其可操作以检测所述时钟信号输入中的第一种类误差；以及用于提供时钟校正信号的输出端；其中所述时钟信号误差检测器安置于数据转换核心内并且包括电路，所述电路是所述数据转换核心内的真实数据转换电路的实质性克隆。

在第三示例性实施方案中，公开一种提供校正的时钟信号的方法，其包括：产生输出时钟信号；将所述输出时钟信号分配至数据转换核心内的多个转换单元；在所述数据转换核心内检测所述时钟信号中的误差；以及提供反馈信号以便校正所述输出时钟信号。

本公开的实例实施方案

以下公开提供许多不同实施方案或实施例以用于实施本公开的不同特征。部件和布置的具体实施例在以下描述以便简化本公开。当然，这些实施例仅仅是实例并且不希望具有限制性。另外，本公开可在不同实施例中重复参考数字和/或字母。这种重复是为了简单和清楚起见并且本身不指示所论述的不同实施方案和/或配置之间的关系。

不同实施方案可具有不同优势，并且特定优势不一定为任何实施方案所必需的。