[发明专利]使对共享存储器存取的同步松弛的处理器、方法及系统

说明书

一方面的处理器包括多个逻辑处理器。多个中的第一逻辑处理器执行包括同步对存储器的存取的存储器存取同步指令的软件。处理器还包括在处理器处于松弛的存储器存取同步模式时防止存储器存取同步指令同步对存储器的存取的存储器存取同步松弛逻辑。

背景技术

技术领域

本文中所描述的实施例一般涉及处理器。具体而言，本文中所描述的实施例一般涉及处理器中的存储器存取同步。

背景信息

多线程软件以及在多个实体可能存取同一共享存储器的环境中执行的其他软件通常包括一种或多种类型的存储器存取同步指令。各种此类指令在本领域中是已知的。示例包括存储器存取栅栏或屏障指令、锁定指令、条件存储器存取指令等。为了有助于确保对共享存储器的存取以适当的次序发生（例如，与原始程序次序一致地发生）并且由此有助于防止错误的结果，这些存储器存取同步指令通常是必需的。

附图说明

可通过参考附图说明以及用于示出本发明的实施例的附图最佳地理解本发明。在附图中：

图1是计算系统的一个实施例的方框图。

图2是一种使对共享存储器存取的同步松弛的方法的一个实施例的方框流程图。

图3是在处于松弛的同步模式时可操作用于将存储器存取同步指令解码成空操作（NOP）的解码逻辑的一个实施例的方框图。

图4是在处于松弛的同步模式时可操作用于引退存储器存取同步指令以使其不影响存储器存取同步的存储器子系统的一个实施例的方框图。

图5是在处于松弛的同步模式时可操作用于将一个或多个同步存储器存取指令转换成一个或多个对应非同步存储器存取指令的解码逻辑的一个实施例的方框图。

图6是具有有条件地允许或不允许控制流前进到存储器存取指令和/或存储器存取同步指令的条件分支指令的代码的示例的方框图。

图7是可操作用于预测条件分支指令以基于架构松弛的同步模式强化或松弛存储器存取同步的分支预测器的一个实施例的方框图。

图8是一种配置处理器以使用松弛的存储器存取同步模式的方法的一个实施例的方框流程图。

图9A是示出根据本发明的实施例的示例性有序流水线以及示例性寄存器重命名的无序发布/执行流水线两者的方框图。

图9B是示出根据本发明的实施例的有序架构核的示例性实施例以及包括在处理器中的示例性寄存器重命名的无序发布/执行架构核两者的方框图。

图10A是根据本发明的实施例的连接到管芯上（on-die）互联网络且具有第二级（L2）高速缓存的本地子集的单处理器核的方框图。

图10B是根据本发明的实施例的图10A中的处理器核的一部分的展开图。

图11是根据本发明的实施例的可具有一个以上核、可具有集成存储器控制器、并且可具有集成图形的处理器的方框图。

图12示出根据本发明的实施例的系统的方框图。

图13示出根据本发明的实施例的第一更具体的示例性系统的方框图。

图14示出根据本发明的实施例的第二更具体的示例性系统的方框图。

图15示出根据本发明的实施例的片上系统（SoC）的方框图。

图16是根据本发明的实施例的对比使用软件指令转换器将源指令集中的二进制指令转换成目标指令集中的二进制指令的方框图。

实施例的详细描述