[发明专利]有限范围向量存储器访问指令、处理器、方法和系统有效
申请号: | 201410097314.8 | 申请日: | 2014-03-17 |
公开(公告)号: | CN104049943B | 公开(公告)日: | 2018-07-27 |
发明(设计)人: | R·凡伦天;E·乌尔德-阿迈德-瓦尔 | 申请(专利权)人: | 英特尔公司 |
主分类号: | G06F9/30 | 分类号: | G06F9/30;G06F12/06;G06F13/16 |
代理公司: | 上海专利商标事务所有限公司 31100 | 代理人: | 高见 |
地址: | 美国加利*** | 国省代码: | 美国;US |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 有限 范围 向量 存储器 访问 指令 处理器 方法 系统 | ||
1.一种处理器,包括:
多个打包数据寄存器;以及
执行单元,与所述打包数据寄存器耦合的,响应于有限范围向量存储器访问指令,所述有限范围向量存储器访问指令指示源打包存储器索引,所述源打包存储器索引具有选自8位存储器索引和16位存储器索引的多个打包存储器索引,所述执行单元被配置为用于响应于所述有限范围向量存储器访问指令访问仅在存储器的有限范围中的存储器位置。
2.如权利要求1所述的处理器,其特征在于,所述有限范围向量存储器访问指令指示包括8位存储器索引的源打包存储器索引。
3.如权利要求1所述的处理器,其特征在于,所述执行单元响应于所述有限范围向量存储器访问指令被配置为用于访问在包括仅256字节的存储器的有限范围中的存储器位置。
4.如权利要求1所述的处理器,其特征在于,所述有限范围向量存储器访问指令指示包括至少32个存储器索引的源打包存储器索引。
5.如权利要求2-4中任一项所述的处理器,其特征在于,所述执行单元响应于所述有限范围向量存储器访问指令被配置为用于利用至少32位的存储器地址访问存储器的有限范围。
6.如权利要求5所述的处理器,其特征在于,所述执行单元响应于所述有限范围向量存储器访问指令被配置为用于进行:
符号扩展每个存储器索引;以及
将缩放因子施加到每个经符号扩展的存储器索引。
7.如权利要求1所述的处理器,其特征在于,所述执行单元响应于所述有限范围向量存储器访问指令被配置为用于执行多数据元素加载,所述多数据元素加载加载多个存储器索引中的存储器索引指示的存储器地址处的至少一个数据元素、以及不是由多个存储器索引中的存储器索引指示的存储器地址处的至少一个数据元素。
8.如权利要求1所述的处理器,其特征在于,所述执行单元响应于所述有限范围向量存储器访问指令被配置为用于将来自存储器的整个有限范围加载到处理器的存储位置。
9.如权利要求1所述的处理器,其特征在于,所述执行单元响应于所述有限范围向量存储器访问指令被配置为用于进行:
执行将加载多个数据元素的多数据元素加载;
在以下(a)和(b)两者中的一者时:(a)指令不指示打包数据操作掩码;和(b)指令指示打包数据操作掩码但所述打包数据操作掩码的相应掩码元素未被掩蔽,将第一多个加载的数据元素存储在由所述指令指示的目的地存储位置,而不将第二加载的数据元素存储在所述目的地存储位置。
10.如权利要求1所述的处理器,其特征在于,所述执行单元响应于所述有限范围向量存储器访问指令被配置为用于将来自存储器的整个有限范围加载到所述处理器的存储位置,且其中所述执行单元响应于所述有限范围向量存储器访问指令被配置为用于基于存储器索引将整个有限范围的数据元素的子集选择性地移动到所述指令指示的目的地存储位置。
11.如权利要求1所述的处理器,其特征在于,所述有限范围向量存储器访问指令指示目的地存储位置,且其中所述执行单元响应于所述有限范围向量存储器访问指令被配置为用于将打包数据结果存储在目的地存储位置,所述打包数据结果具有多个数据元素,每个数据元素来自有限范围中由相应的存储器索引指示的存储位置。
12.如权利要求1所述的处理器,其特征在于,所述有限范围向量存储器访问指令指示具有多个数据元素的源打包数据,且其中所述执行单元响应于所述有限范围向量存储器访问指令被配置为用于将所述源打包数据的每个数据元素写入有限范围中由相应存储器索引指示的存储器位置。
13.如权利要求1所述的处理器,其特征在于,所述有限范围向量存储器访问指令指示打包数据操作掩码。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于英特尔公司,未经英特尔公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201410097314.8/1.html,转载请声明来源钻瓜专利网。