[发明专利]具有在锁频和锁相模式之间无碰撞转变的频率合成器

说明书

数字频率合成器通过使用具有相位和频率路径的数字滤波器提供绝对锁相和更短的建立时间。控制逻辑在频率获得期间禁用频率路径并设定宽带宽。在频率获得之后，使用输入时钟信号来复位具有数字相位信息的计数器，以使输出相位更接近与输入信号锁定，以及控制逻辑启用数字回路滤波器中的相位路径以实现比初始带宽还窄的带宽的锁相。

技术领域

本发明涉及数字频率合成器，更特别地涉及与该合成器相关联的启动条件。

背景技术

现有的数字频率合成器具有I类回路动态特性，但不能实现绝对锁相。尝试在整个建立过程连续进行锁相的频率合成器锁定所花的时间太长。

发明内容

为了改善数字频率合成器，实施方式提供一种数字频率合成器，其通过使用具有相位和频率路径的数字滤波器提供绝对锁相和较短的建立时间。控制逻辑在频率获得期间禁用相位路径并设定宽的初始带宽。在频率获得之后，由振荡器提供时钟且由输入时钟采样的计数器通过由输入时钟信号计时的脉冲被复位以使输出相位更接近与输入信号的相位锁定。控制逻辑还在数字回路滤波器中启用相位路径以实现锁相，并使数字回路滤波器使用比初始带宽更窄的带宽。

在实施方式中，用于将输入信号锁定到振荡器输出信号的设备包括数字回路滤波器，其包括频率路径和相位路径，且相位路径在启动程序的一部分期间被禁用。振荡器提供振荡器输出信号。与振荡器以及数字回路滤波器耦合的计数器基于振荡器输出信号提供分频时钟信号。

在另一个实施方式中，将输入时钟信号锁定到振荡器输出信号的方法包括从振荡器生成振荡器输出信号。数字回路滤波器生成用于控制振荡器的数字控制字。在耦合到振荡器的波纹计数器中生成计数值，该计 数值基于振荡器输出信号。输入时钟信号与振荡器输出信号之间的相位差的数字表示被生成。数字回路滤波器根据波纹计数器的计数值和相位差调整数字控制字。

在另一个实施方式中，将输入时钟信号锁定到振荡器输出信号的方法包括从振荡器生成振荡器输出信号。数字回路滤波器提供用于控制振荡器的数字控制字。响应于启动条件，控制逻辑在实现频率锁定时启用数字回路滤波器的频率路径并禁用相位路径。在锁频后，系统从锁频模式转变到锁相工作模式。该转变包括启用相位路径，复位向数字回路滤波器提供信息的计数器，以及将数字回路滤波器中的寄存器保持至少时钟周期。

附图说明

通过参考附图可以更好理解本发明以及使本领域技术人员容易理解其多种目的、特征以及优点。

图1示出可以使用实施方式的时钟合成器。

图2示出时钟合成器的锁相回路的实施方式。

图3示出了锁相回路的数字回路滤波器。

图4示出了锁相回路的控制路径的流程图。

不同的图中使用相同的附图标记表示相似或相同的项。

具体实施方式

参考图1，示出了包括数字锁相回路101的频率合成器100。频率合成器包括使用由变量分频器105和相位内插器107形成的内插分频器的MEMS振荡器103。包括温度传感器和合适温度补偿的温度回路109基于感测到的温度调整变量分频器的分频比。锁相回路101净化(例如，降低抖动)相位内插器提供的信号。在其他实施方式中，MEMS振荡器或任意其他类型的振荡器，包括片外振荡器，可以直接向PLL101馈送。在图1的实施方式中，PLL101接收相对有噪声的时钟信号111作为输入时钟信号并提供更干净的输出时钟信号115。注意到其他实施方式可以省略内插 分频器，作为替代可以包括另一个PLL或其他类型的回路。可替换地，给PLL101的输入时钟信号可以直接或间接来自另一类型的振荡器，例如晶体振荡器，或适于特别实施的任意其他合适的振荡器源。