[发明专利]像素单元读出电路及其方法、像素阵列读出电路及其方法

权利要求书

1.一种像素单元读出电路，所述像素单元包括半浮栅晶体管，所述半浮栅晶体管的漏极和半浮栅之间包括一光电二极管，所述半浮栅晶体管的源极为所述像素单元的输出端，其特征在于，所述像素单元读出电路至少包括：电压提供单元、电流比较单元和计数单元，其中：

所述像素单元的输出端适于输出所述像素单元的读出信号；

所述电压提供单元适于提供单调变化的电压；

所述电流比较单元包括两输入端，分别连接所述像素单元的输出端和所述电压提供单元的输出端，适于将所述电压提供单元提供的单调变化的电压转换为单调变化的电流，并与所述像素单元的读出信号进行比较，根据比较结果输出一电压信号；

所述计数单元包括两输入端，分别为时钟信号输入端和使能端，所述时钟信号输入端连接时钟信号，所述使能端连接所述电流比较单元的输出端，所述计数单元适于计算时钟信号输入脉冲的次数，并根据使能端信号的控制输出计数值。

2.根据权利要求1所述的像素单元读出电路，其特征在于：

所述电压提供单元为单调变化电压提供单元，适于提供单调增加或单调减小的电压信号；

所述电流比较单元包括电流镜单元和V-I转换单元，所述电流镜单元包括电流输入端和电流输出端；

所述V-I转换单元包括电流输出端和电压输入端，适于将电压信号转换为电流信号；

其中，所述电流镜单元的电流输入端连接所述像素单元的输出端；所述电流镜单元的电流输出端与所述V-I转换单元的电流输出端相连，即为所述电流比较单元的输出端；所述电压提供单元的输出端与所述V-I转换单元的电压输入端相连。

3.根据权利要求2所述的像素单元读出电路，其特征在于：所述电压提供单元为数模转换器。

4.根据权利要求2所述的像素单元读出电路，其特征在于：所述电流镜单元包括：第一NMOS晶体管和第二NMOS晶体管，其中：

所述第一NMOS晶体管的栅极和漏极相连，作为所述电流镜单元的电流输入端所述第一NMOS晶体管的源极接地，所述第一NMOS晶体管的栅极和所述第二NMOS晶体管的栅极相连，所述第二NMOS晶体管的源极接地，所述第二NMOS晶体管的漏极作为所述电流镜单元的电流输出端。

5.根据权利要求2所述的像素单元读出电路，其特征在于：所述V-I转换单元包括第一PMOS晶体管，所述第一PMOS晶体管沟道宽长比大于50，所述第一PMOS晶体管的源极接入源电压，所述第一PMOS晶体管的漏极为所述V-I转换单元的电流输出端，所述第一PMOS晶体管的栅极为所述V-I转换单元的电压输入端。

6.一种像素阵列读出电路，所述像素阵列包括至少一列像素单元，每一像素单元包括一半浮栅晶体管，每一列中所述像素单元中的半浮栅晶体管的源极互相连接并作为每一列像素单元的输出端，其特征在于，所述像素阵列读出电路至少包括：电压提供单元、电流比较单元和计数单元，其中：

所述像素单元的输出端适于输出所述像素单元的读出信号；

所述电压提供单元适于提供单调变化的电流；

所述电流比较单元包括两输入端，一所述电流比较单元分别连接每一列像素单元的输出端和一所述电压提供单元的输出端，适于将所述电压提供单元提供的单调变化的电压转换为单调变化的电流，并与所述像素单元的读出信号进行比较，根据比较结果输出一电压信号；

所述计数单元包括两输入端，分别为时钟信号输入端和使能端，所述时钟信号输入端连接时钟信号，所述使能端连接所述电流比较单元的输出端；所述计数单元适于计算时钟信号输入脉冲的次数，并根据使能端信号的控制输出计数值。

7.根据权利要求6所述的像素阵列读出电路，其特征在于：

所述电压提供单元为单调变化电压提供单元，适于提供单调增加或单调减小的电压信号；

所述电流比较单元包括电流镜单元和V-I转换单元，所述电流镜单元包括电流输入端和电流输出端；

所述V-I转换单元包括电流输出端和电压输入端，适于将电压信号转化为电流信号；

其中，所述电流镜单元的电流输入端连接所述每一列像素单元的输出端，所述电流镜单元的电流输出端与所述V-I转换单元的电流输出端相连，即为所述电流比较单元的输出端；所述电压提供单元的输出端与所述V-I转换单元的电压输入端相连。