[发明专利]具有局部电力和冷却层以及全局互连的计算机处理器系统

说明书

技术领域

本领域一般地涉及三维计算机处理器系统，具体地说，涉及包括多个多芯片系统的三维计算机处理器系统，这些多芯片系统采用包括多个局部电力和冷却层的聚合结构，以及在聚合结构中连接多芯片系统的全局互连结构。

背景技术

在半导体处理器芯片制造领域中，在处理器技术的早期阶段，许多公司都制造单芯片处理器。在过去十年左右的时间里，随着摩尔定律继续缩小尺寸，许多公司和其它实体设计了在单个层上包含多个处理器的处理器芯片。但是，随着每个芯片的处理器数量继续增加，处理器之间的片上通信成为问题。例如，随着处理器芯片的2D大小增加以容纳更多处理器，处理器之间的水平布线长度增加（在毫米或厘米范围之内），从而导致处理器之间的通信的周期延迟，并且需要沿着处理器之间的通信路径使用高功率的片上驱动器。此外，随着工作频率增加，有关处理器之间的通信的周期延迟增加。此外，随着集成密度增加，以下操作越来越成为问题并且成本高昂：在多芯片系统中实现全局互连方案以便连接多个处理器，以及实现高效冷却结构以便适当地去除由多芯片结构中的高功率、高密度处理器芯片生成的热量。

发明内容

本发明的各实施例一般地包括三维计算机处理器系统，具体地说，包括包含多个多芯片系统的三维计算机处理器系统，这些多芯片系统采用包括多个局部电力和冷却层的聚合结构，以及在聚合结构中连接多芯片系统的全局互连结构。

在本发明的一个实施例中，一种计算机处理器系统包括以物理方式聚合和结合的多个多芯片系统。每个多芯片系统包括结合在一起的多个芯片，以及局部互连和输入/输出布线层。全局互连网络连接到每个多芯片系统的所述局部互连和输入/输出布线层以便将所述多芯片系统互连在一起。一个或多个所述多芯片系统包括结合在一起的多个处理器芯片。

在本发明的另一个实施例中，一种计算机处理器系统包括多个多芯片系统。每个多芯片系统包括结合在一起的多个芯片、局部互连和输入/输出布线层。一个或多个多芯片系统包括结合在一起的多个处理器芯片。全局互连网络连接到每个多芯片系统的所述局部互连和输入/输出布线层以便将所述多芯片系统互连在一起。所述多个多芯片系统彼此平行地边缘安装（edge-mounted）到所述衬底。

从以下将结合附图阅读的对本发明的各实施例的详细描述，将描述这些和其它实施例或者使它们变得显而易见。

附图说明

图1是多处理器芯片的示意透视图；

图2是根据本发明的一个示例性实施例的3D层叠式多处理器结构的示意透视图；

图3是芯片封装结构的示意图；

图4在概念上示出根据本发明的另一个示例性实施例的3D层叠式多处理器结构；

图5示意性地示出根据本发明的另一个示例性实施例的3D层叠式多处理器结构的物理实现，其基于图4中所示的概念实现；

图6示意性地示出根据本发明的一个示例性实施例的用于控制3D层叠式多处理器结构的多模式操作的方法；

图7是可以应用本发明的原理的处理器的示意平面图；

图8是根据本发明的一个示例性实施例的3D层叠式多处理器设备的示意透视图，其包括具有与图7所示相同的处理器布局的一对处理器；

图9A是根据本发明的一个示例性实施例的3D层叠式多处理器设备的示意透视图，其包括具有对齐的L2和L3高速缓存的在彼此之上垂直层叠的第一和第二处理器；

图9B是根据本发明的一个示例性实施例的图9A的3D层叠式多处理器设备的示意透视图，其具有结合的L3高速缓存以便由第一和第二处理器用作共享L3高速缓存；

图9C是根据本发明的一个示例性实施例的图9A的3D层叠式多处理器设备的示意透视图，其具有结合的L3高速缓存以及L2高速缓存以便由第一和第二处理器用作共享L2高速缓存和共享L3高速缓存；

图10是根据本发明的另一个示例性实施例的3D层叠式多处理器设备的示意透视图；

图11示意性地示出根据本发明的一个示例性实施例的图10中所示的处理器的各种组件之间的通信路径；

图12示意性地示出用于平面处理器系统的处理器互连结构；

图13示意性地示出根据本发明的一个示例性实施例的用于3D层叠式多处理器系统的处理器互连结构；

图14示意性地示出根据本发明的另一个示例性实施例的用于3D层叠式多处理器系统的处理器互连结构；