[发明专利]一种收发组件自动测试设备

权利要求书

1.一种收发组件自动测试设备，它由DDS信号源（1）、混频组件（2）、信号转换板（3）、控制板（4）、计算机（5）、定向耦合器W0～W4、电子开关S1～S5、衰减器构成，其特征在于：DDS信号源（1）包括50～90MHz变频器、60～100MHz变频器、16MHz中频信道，其分别通过低通滤波器与混频组件（2）连接；DDS信号源（1）的控制信号输入端连接至控制板（4）的控制信号输出端Vdds；

混频组件（2）包括一个上混频器U1、三个下混频器U2～U4、360MHz本振发生器、中频带通滤波器/中频放大器、射频带通滤波器/射频放大器；上混频器U1和下混频器U2～U4的本振信号端V0并联连接360MHz本振发生器；下混频器U2～U4的信号输入端V2与DDS信号源1的60～100MHz变频信号输出端并联连接；上混频器U1的信号输入端通过中频带通滤波器/中频放大器与DDS信号源1的50～90MHz变频信号输出端连接，产生410MHz～450 MHz射频信号；上混频器U1的信号输出端通过射频带通滤波器/射频放大器连接至定向耦合器W0，定向耦合器W0通过馈线与下混频器U2的射频信号输入端V1连接，通过上混频产生10 MHz中频基准信号；下混频器U3和下混频器U4的信号输入端V2与DDS信号源1的60～100MHz变频信号输出端并联连接，分别通过下混频产生10 MHz中频发射信号、10 MHz中频接收信号；定向耦合器W0通过电子开关S1和电子开关S5分别与校准/激励信号端（6）和外置测量仪器（7）连接；校准/激励信号端（6）与收发组件（8）连接；电子开关S1～S5的控制端通过导线并联连接控制板（4）的控制信号输出端，电子开关S4～S5串联连接；电子开关S4通过四个衰减器与定向耦合器W1～W4并联连接，并通过定向耦合器W1～W4与收发组件（8）并联连接；电子开关S2与收发组件（8）的接收信号输出端连接；电子开关S3与定向耦合器W1～W4的入射信号输出端连接；

下混频器U2～U4的10 MHz中频基准信号、10 MHz中频发射信号和10 MHz中频接收信号输出端分别与信号转换板（3）的输入端连接，信号转换板（3）的时钟信号端与DDS信号源（1）的16MHz时钟信号输出端连接；信号转换板（3）的采样信号输出端与控制板（4）的输入端连接；控制板（4）的控制信号输出端与DDS信号源（1）的控制信号输入端连接；控制板（4）通过RJ45接口连接计算机（5）；控制板（4）通过RS422信号转换芯片连接收发组件（8）。

2.根据权利要求1所述的一种收发组件自动测试设备，其特征在于：所述的信号转换板（3）包括A/D转换电路、A/D时钟转换电路、FPGA可编程逻辑门阵列芯片、五个BMA-JFD5G连接器、一个CJ19T50WJ连接器、一个DAF15SLS连接器；A/D转换电路的输入端通过BMA-JFD5G连接器分别与混频组件（2）的三个下混频器U2～U4的基准、发射、接收中频信号输出端连接，备份中频信号接口空置；A/D转换电路的输出端连接至FPGA可编程逻辑门阵列芯片；16MHz时钟信号通过BMA-JFD5G连接器与A/D时钟转换电路的输入端连接，A/D时钟转换电路的输出端连接至FPGA可编程逻辑门阵列芯片；FPGA可编程逻辑门阵列芯片的输出端一路通过D/A转换电路连接自测口（9），另一路通过CJ19T50WJ连接器与控制板（4）的输入端连接；FPGA可编程逻辑门阵列芯片连接有DAF15SLS测试插座。

3.根据权利要求1所述的一种收发组件自动测试设备，其特征在于：所述的控制板（4）包括FPGA可编程逻辑门阵列芯片、PDS210接口、LAN网络接口、RJ45通讯接口、EPCS存储器、SDRAM存储器、RS422信号转换芯片、TTL芯片、DB15测试接口、RS232、USB下载接口；FPGA可编程逻辑门阵列芯片的SPI信号、DDS控制信号、时钟信号和A/D控制信号端通过PDS210接口与信号转换板（3）的输出端连接；通过LAN网络接口和RJ45通讯接口连接计算机（5）；通过RS422信号转换芯片连接收发组件（8）；通过TTL芯片与电子开关S1～S5连接；通过RS232连接DB15测试接口；通过USB下载接口连接软件烧写设备；FPGA可编程逻辑门阵列芯片安装有EPCS存储器和SDRAM存储器。