[发明专利]闪存式存储器电路及其布局方法

权利要求书

1.一种闪存式存储器电路布局方法，其特征在于，包括：

设置预先分隔为N个第一子电路的读通道相关电路于半包围型数据总线的下方；

设置预先分隔为N个第二子电路的高压相关电路于所述读通道相关电路的下方；其中，所述N为整数，且每一第一子电路和第二子电路的宽度均不大于源驱动电路的宽度。

2.根据权利要求1所述的方法，其特征在于，还包括：

设置列译码电路于所述半包围型数据总线的上方；

设置存储单元阵列于所述列译码电路的上方；

设置行译码电路和源驱动电路于所述存储单元阵列的两侧；

设置位线预充电电路于所述存储单元阵列的上方；

设置逻辑控制电路于所述行译码电路的下方；

设置接口电路和其它电路于靠近所述数据总线的位置；其中，所述其它电路为在闪存式存储器电路中，除所述位线预充电电路、所述行译码电路、所述逻辑控制电路、所述存储单元阵列、所述源驱动电路、所述列译码电路、所述数据总线、所述读通道相关电路、所述高压相关电路和所述接口电路外的其它电路。

3.根据权利要求2所述的方法，其特征在于，当所述第一子电路或第二子电路的宽度大于所述存储单元阵列的宽度时，所述设置接口电路和其它电路于靠近所述数据总线的位置，包括：

设置所述接口电路于所述高压相关电路下方、数据总线右方的位置；

设置所述其它电路于所述逻辑控制电路下方、数据总线左方的位置。

4.根据权利要求2所述的方法，其特征在于，当所述第一子电路或第二子电路的宽度不大于所述存储单元阵列的宽度时，所述设置接口电路和其它电路于靠近所述数据总线的位置，包括：

设置所述接口电路于所述读通道相关电路右方、数据总线下方的位置；

设置所述其它电路于所述源驱动电路下方、数据总线右方的位置。

5.根据权利要求1所述的方法，其特征在于，所述半包围型数据总线为Γ型数据总线或T型数据总线。

6.一种闪存式存储器电路，其特征在于，包括：被预先分隔为N个第一子电路的读通道相关电路和被预先分隔为N个第二子电路的高压相关电路；

所述读通道相关电路位于半包围型数据总线的下方；

所述高压相关电路位于所述读通道相关电路的下方；

其中，所述N为整数，且每一第一子电路和第二子电路的宽度均不大于源驱动电路的宽度。

7.根据权利要求6所述的电路，其特征在于，还包括：列译码电路、存储单元阵列、行译码电路、源驱动电路、位线预充电电路、逻辑控制电路、接口电路和其它电路；

所述列译码电路位于所述半包围型数据总线的上方；

所述存储单元阵列位于所述列译码电路的上方；

所述行译码电路和源驱动电路位于所述存储单元阵列的两侧；

所述位线预充电电路位于所述存储单元阵列的上方；

所述逻辑控制电路位于所述行译码电路的下方；

所述接口电路和其它电路位于靠近所述数据总线的位置；其中，所述其它电路为在所述闪存式存储器电路中，除所述位线预充电电路、所述行译码电路、所述逻辑控制电路、所述存储单元阵列、所述源驱动电路、所述列译码电路、所述数据总线、所述读通道相关电路、所述高压相关电路和所述接口电路外的其它电路。

8.根据权利要求7所述的电路，其特征在于，当所述第一子电路或第二子电路的宽度大于所述存储单元阵列的宽度时，所述接口电路和其它电路位于靠近所述数据总线的位置，包括：

所述接口电路位于所述高压相关电路下方、数据总线右方的位置；

所述其它电路位于所述逻辑控制电路下方、数据总线左方位置。

9.根据权利要求7所述的电路，其特征在于，当所述第一子电路或第二子电路的宽度不大于所述存储单元阵列的宽度时，所述接口电路和其它电路位于靠近所述数据总线的位置，包括：

所述接口电路位于所述读通道相关电路右方、数据总线下方的位置；

所述其它电路位于所述源驱动电路下方、数据总线右方的位置。

10.根据权利要求7所述的电路，其特征在于，所述半包围数据总线为Γ型数据总线或T型数据总线。