[发明专利]一种基于高速互连串行总线的磁共振成像谱仪有效
申请号: | 201410081141.0 | 申请日: | 2014-03-06 |
公开(公告)号: | CN103901375A | 公开(公告)日: | 2014-07-02 |
发明(设计)人: | 高家红;汤伟男 | 申请(专利权)人: | 北京大学 |
主分类号: | G01R33/48 | 分类号: | G01R33/48;G01R33/54 |
代理公司: | 北京君尚知识产权代理事务所(普通合伙) 11200 | 代理人: | 俞达成 |
地址: | 100871 北*** | 国省代码: | 北京;11 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 基于 高速 互连 串行 总线 磁共振 成像 | ||
1.一种基于高速互连串行总线的磁共振成像谱仪,包括:
工控机,所述工控机又包括计算机主板和图像处理卡;
所述计算机主板从上位机接收用户下传的序列及成像参数,同时将磁共振成像谱仪数据返回至上位机;
所述图像处理卡通过所述计算机主板上的接口与所述工控机互连,在用户指令下对磁共振采集数据进行后处理或图像重建的加速;
系统控制模块,接收磁共振采集数据,通过第一互连总线从工控机获得序列及成像参数,并上传数据至所述工控机的计算机主板;同时负责编译和生成序列控制字,通过第二互连总线将序列控制字提供给信号处理模块;
信号处理模块,包括波形发生模块、射频接收模块、辅助控制模块和时钟/本振模块;所述信号处理模块首先对所述序列控制字进行译码得到序列时序和动作指令,然后根据所述序列时序执行动作指令;
在执行动作指令的过程中,所述系统控制模块同步所述序列时序的起始点,协调所述信号处理模块完成各自的硬件功能。
2.如权利要求1所述的基于高速互连串行总线的磁共振成像谱仪,其特征在于,所述系统控制模块包括序列编译器和数据缓存器,所述序列编译器对工控机提供的序列文件进行编译,生成可执行的序列控制字,同时产生全局脉冲信号,用于对齐信号处理模块的运行时序,实现对射频发射、梯度波形发生和射频接收的并行的控制;所述数据缓存器用作第一互连总线和第二互连总线之间的高速数据缓冲。
3.如权利要求1所述的基于高速互连串行总线的磁共振成像谱仪,其特征在于,所述波形发生模块用于产生射频脉冲波形和梯度波形,包括至少两个能够支持多通道发射的,频率、相位和幅度可以独立调制的射频脉冲发生子模块以及能够支持多路输出的梯度波形发生子模块。
4.如权利要求1所述的基于高速互连串行总线的磁共振成像谱仪,其特征在于,所述辅助控制模块用于实现磁共振成像谱仪的辅助功能和外围电路的控制,包括外部触发子模块、外部门控子模块和线圈识别子模块;所述外部触发子模块为外围电路提供开关触发信号,同时监测所述射频功放、梯度功放和线圈的状态;所述外部门控子模块用于采集和监测生理信号,并将生理信号进一步转换成门控信号以控制磁共振信号的采集;所述线圈识别子模块读取当前可连接线圈的识别号,便于磁共振成像系统自动选择和控制不同类型和工作模式的线圈,以保证线圈的正常使用和安全。
5.如权利要求1所述的基于高速互连串行总线的磁共振成像谱仪,其特征在于,所述时钟/本振模块用于产生磁共振成像谱仪的系统时钟和本振信号,包括恒温晶振、时钟分配网络和锁相环电路;所述恒温晶振为具有极低相位噪声的系统参考源,所述时钟分配网络产生与所述恒温晶振同源的系统时钟并提供给谱仪各硬件模块,所述锁相环电路对所述恒温晶振的输出进行同步锁相,获得高稳定性的本振信号并提供给所述射频脉冲发生子模块和射频信号采集子模块。
6.如权利要求1-5任一所述的基于高速互连串行总线的磁共振成像谱仪,其特征在于,所述系统控制模块、波形发生模块、射频接收模块、辅助控制模块和时钟/本振模块均采用基于FPGA夹层卡结构的混合电路设计。
7.如权利要求1所述的基于高速互连串行总线的磁共振成像谱仪,其特征在于,所述第一互连总线采用标准的USB协议或PCI-E协议,以全双工的方式,通过交换机完成所述系统控制模块和所述工控机之间的数据传输,数据传输介质为同轴电缆线或光纤。
8.如权利要求1所述的基于高速互连串行总线的磁共振成像谱仪,其特征在于,所述第二互连总线包括多个数据传输链路,其中第一数据传输链路用于互连所述系统控制模块和所述波形发生模块,第二数据传输链路用于互连所述系统控制模块和所述射频接收模块,第三数据传输链路用于互连所述系统控制模块和所述辅助控制模块,第四数据传输链路用于互连所述系统控制模块和所述时钟/本振模块。
9.如权利要求8所述的基于高速互连串行总线的磁共振成像谱仪,其特征在于,所述第一至第四数据传输链路采用开放的、点对点的高速数据传输协议。
10.如权利要求1所述的基于高速互连串行总线的磁共振成像谱仪,其特征在于,所述第一互连总线和第二互连总线均支持直接内存存取操作。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于北京大学,未经北京大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201410081141.0/1.html,转载请声明来源钻瓜专利网。