[发明专利]缓存控制装置、处理器、信息处理系统和缓存控制方法

说明书

技术领域

本发明涉及缓存控制装置。具体地，本发明涉及对共用存储部的数据进行保持的本地缓冲存储器（local cache memory）的缓存控制装置。本发明还涉及含有该缓存控制装置的处理器及信息处理系统以及缓存控制方法。

背景技术

在具有均包含本地缓存的多个处理器访问共有的共用存储器这样的构造的系统中，在处理器之间共用数据的同时，必须在整个系统中保持数据的一致性。因此，对每个处理器而言，需要对其自己的本地缓存上的数据适当地进行回写处理和无效化处理。换言之，对于更新共用数据的处理器而言，需要将更新之后的信息回写至共用存储器。另一方面，对于参照共用数据的处理器而言，需要使残余在其自己的本地缓存上的更新前的数据无效化，以参照出现在共用存储器上的更新后的数据。在那时，如果所有的缓存线都被无效化且在处理完成之后所有的缓存线都被回写至共用存储器，那么本地缓存将无法在线程间被有效地使用，此外，发生了回写不必要的缓存线的无用处理。

相反地，已经提出了如下的系统：其中，在本地缓存的每个缓存线中保持有表明数据是否是共用数据的标记，且只有设置了标记的行被无效化（例如，参见日本待审查专利申请特开平02-100741号公报）。此外，已经提出了如下的系统：在该系统中，预先设定要被无效化的地址的范围，且只有保持着包含在这个范围内的数据的缓存线被无效化（例如，参见日本待审查专利申请第2009-282920号公报）。

发明内容

在上述的现有技术中，要被无效化的缓存线受到限制，且因此可以有效地利用本地缓存。然而，在利用表明共用数据的标记的情况下，当在多线程编程中动态地进行线程调度时，主要所需的共用数据可能是无效的。此外，在设定要被无效化的地址的范围的情况下，存在着要被无效化的地址需要是连续的这样的不灵活的缺点。

鉴于上述问题，期望在动态线程调度的环境下有效地保持缓冲存储器中的数据的一致性。

本发明的实施例提供了一种缓存控制装置，其包括：标签存储部，所述标签存储部被构造用来为缓冲存储器的各缓存线管理所述缓存线是否有效，并且管理是否被提供用于向共用存储部回写的回写指令；和标签控制部，所述标签控制部被构造用来：当提供预定指令时，不使已经被提供所述回写指令的缓存线无效化并且使没有被提供所述回写指令的缓存线无效化。这提供了这样的功能：进行不使原本需要的共用数据无效化的控制。

有利地，所述标签控制部可以被构造用来在所述回写指令被提供时使所述标签存储部存储表明回写指令被提供的内容，且对于已经被提供了所述回写指令的缓存线，所述标签控制部被构造用来在所述预定指令被提供时使所述标签存储部存储表明所述回写指令没有被提供的内容。借此，在所述标签存储部中管理所述回写指令的有/无。

有利地，所述预定指令可以是旨在使没有被提供所述回写指令的缓存线无效化的指令。借此，在无效化过程中，进行不使原本需要的共用数据无效化的控制。

有利地，可以在新执行线程的处理之前提供所述预定指令且可以在进行线程的处理之后提供所述回写指令。

有利地，所述标签存储部可以被构造用来为各缓存线存储表明所述缓存线是有效还是无效的有效性标志，以及表明与所述缓存线相对应的数据是否被命令回写至所述共用存储部的回写标志。

本发明的实施例提供了一种处理器，其包括：指令处理部；标签存储部，所述标签存储部被构造用来为缓冲存储器的各缓存线管理所述缓存线是否有效，并且管理是否被提供用于向共用存储部回写的回写指令；和标签控制部，所述标签控制部被构造用来：当从所述指令处理部提供预定指令时，不使已经被提供所述回写指令的缓存线无效化并且使没有被提供所述回写指令的缓存线无效化。这提供了如下功能：当从所述指令处理部提供所述预定指令时，进行不使原本需要的共用数据无效化的控制。

根据本发明的实施例，提出了一种信息处理系统，其包括：共用存储部；指令处理部；标签存储部，所述标签存储部被构造用来为缓冲存储器的各缓存线管理所述缓存线是否有效，并且管理是否被提供用于向所述共用存储部回写的回写指令；和标签控制部，所述标签控制部被构造用来：当从所述指令处理部提供预定指令时，不使已经被提供所述回写指令的缓存线无效化并且使没有被提供所述回写指令的缓存线无效化。这提供了如下功能：当从所述指令处理部提供所述预定指令时，进行不使共用数据（所述共用数据提供用于向所述共用存储部回写的所述回写指令）无效化的控制。