[发明专利]一种SPI接口输出电路、相变存储器的读控制电路及方法有效
申请号: | 201410077445.X | 申请日: | 2014-03-04 |
公开(公告)号: | CN103794245A | 公开(公告)日: | 2014-05-14 |
发明(设计)人: | 张怡云;陈后鹏;金荣;李喜;宋志棠 | 申请(专利权)人: | 中国科学院上海微系统与信息技术研究所 |
主分类号: | G11C13/00 | 分类号: | G11C13/00;G06F13/16 |
代理公司: | 上海光华专利事务所 31219 | 代理人: | 李仪萍 |
地址: | 200050 *** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 spi 接口 输出 电路 相变 存储器 控制电路 方法 | ||
1.一种SPI接口输出电路,其特征在于,所述SPI接口输出电路包括:
数据输入/输出寄存器、内部时钟产生电路、输出锁存器、第一数据锁存屏蔽电路及输出三态门;
所述数据输入/输出寄存器用于寄存数据;
所述内部时钟产生电路用于提供所述SPI接口输出电路的内部时钟信号;
所述输出锁存器连接于所述数据输入/输出寄存器及所述内部时钟产生电路的输出端,用于在接收到所述内部时钟信号时对所述数据输入/输出寄存器所输出的数据进行锁存;
所述第一数据锁存屏蔽电路连接于所述数据输入/输出寄存器及所述输出锁存器的输出端,当读取第一位数据时直接输出所述数据输入/输出寄存器所输入的数据,当读取第二位及之后的数据时输出所述输出锁存器所输入的数据;
所述输出三态门连接于所述第一数据锁存屏蔽电路的输出端,用于控制输出状态。
2.根据权利要求1所述的SPI接口输出电路,其特征在于:所述内部时钟信号可利用外部时钟信号的分频、倍频或者是利用自带振荡器实现。
3.根据权利要求1所述的SPI接口输出电路,其特征在于:所述输出锁存器在内部时钟信号的下降沿触发并输出数据。
4.根据权利要求1所述的SPI接口输出电路,其特征在于:所述第一数据锁存屏蔽电路为2路选择器。
5.根据权利要求4所述的SPI接口输出电路,其特征在于:所述2路选择器的第0位输入端连接于所述数据输入/输出寄存器的输出端,第1位输入端连接于所述输出锁存器的输出端,所述2路选择器受第一数据读出信号的控制。
6.一种基于SPI接口的相变存储器的读控制电路,其特征在于,所述基于SPI接口的相变存储器的读控制电路至少包括:
相变存储阵列、读电路及包括如权利要求1~5任意一项所述的SPI接口输出电路的SPI接口电路;
所述相变存储阵列用于存储数据;
所述读电路连接于所述相变存储阵列,用于将数据从所述相变存储阵列中读出;
所述SPI接口电路连接于所述读电路的输出端,用于输出地址信号给所述相变存储阵列,通过所述地址信号选取所述相变存储阵列中的数据存储单元,对从所述读电路中读取的数据进行处理并输出,同时输出读出使能信号给所述读电路,控制数据的输出。
7.一种基于SPI接口的相变存储器的读控制方法,其特征在于,所述基于SPI接口的相变存储器的读控制方法至少包括:
将数据读出时间延长若干时钟周期,包括步骤:
步骤一:将SPI读出时序中地址后第一个数据周期的读时间提前至最后一个地址写入的时钟沿;
步骤二:将SPI读出时序中地址后第一个数据周期的读时间延后至第一位串行数据输出的时钟沿;
步骤三:将SPI读出时序中地址后第二个及之后数据周期的读时间提前若干时钟周期。
8.根据权利要求7所述的基于SPI接口的相变存储器的读控制方法,其特征在于:步骤三中提前的时钟周期不超过数据宽度。
9.根据权利要求7所述的基于SPI接口的相变存储器的读控制方法,其特征在于:所述读控制方法中地址及数据的传输顺序可以从高位到低位,也可以从低位到高位。
10.根据权利要求7所述的基于SPI接口的相变存储器的读控制方法,其特征在于:所述读控制方法的时序中,基础电平设置为低电平。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中国科学院上海微系统与信息技术研究所,未经中国科学院上海微系统与信息技术研究所许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201410077445.X/1.html,转载请声明来源钻瓜专利网。