[发明专利]半导体器件的形成方法

说明书

技术领域

本发明涉及半导体技术领域，尤其是涉及一种半导体器件的形成方法。

背景技术

随着集成电路制造技术的发展，集成电路的特征尺寸也不断减小，集成电路的集成度不断增加。如超大集成电路（Very Large Scale Integration，VLSI）要求在几毫米面积的硅片上集成上万至百万元器件。

为了提高集成电路的集成度，现有的半导体器件包括多层介质层结构，半导体器件的各元器件分布于各层介质层内，各介质层内的元器件通过各介质层内的导电结构连接。但导电结构间的寄生电容和寄生电阻会引起的电阻电容延迟（Resistive Capacitive Delay，简称RC Delay）。为了降低所述电阻电容延迟效应，现有技术在介质层多采用超低K介质（简称ULK）材料进行电隔离，所述ULK材料能够降低导电结构之间的寄生电容，从而降低电阻电容延迟。

基于现有的ULK材料多为多孔结构，为了避免在形成硬掩模层工艺中受到氧气等离子气体损伤，现有工艺中采用旋涂的方法在ULK层上形成OMCTS（八甲基环氧硅烷）层，并在OMCTS层上依此形成TEOS层和TiN层以作为硬掩模层。

图1为现有在低K介质层内形成的导电结构的剖面结构示意图，形成过程包括：

先在半导体衬底10上形成ULK材料层11，之后在ULK材料层11上形成OMCTS层12，在OMCTS层12上依次形成TEOS层13和TiN层14；之后在TiN层14上涂覆光刻胶层（图中未显示），经曝光显影工艺在光刻胶层内形成图案后，以光刻胶图案为掩模刻蚀TiN层14、TEOS层13和OMCTS层12以形成硬掩模图案，并以硬掩模图案为掩模刻蚀ULK材料层11，在ULK材料层11内形成通孔16，之后在通孔16内填充金属材料以形成金属插塞。

其中，光刻胶层的材料多为有机物，其与OMCTS层刻蚀比相近，所述TiN层用以隔绝OMCTS层直接和光刻胶层，避免后续光刻胶层去除工艺中造成OMCTS层损失，而所述TEOS层可提高TiN层和OMCTS层的结合强度。

然而，参考图2所示，采用现有的上述工艺后，在所述ULK层内形成通孔，并填充金属材料形成金属插塞上端较窄，形态较差，进而会影响金属插塞的性能。

为此，如何提高金属插塞的结构形态是本领域技术人员亟需解决的问题。

发明内容

本发明解决的问题是提供一种半导体器件的形成方法，在避免介电层受到损伤的同时，优化后续在介电层内形成的开孔中形成的金属插塞的结构形态。

为解决上述问题，本发明提供一种半导体器件的形成方法，包括：

提供半导体衬底；

在所述半导体衬底上形成介电层；

在所述介电层上形成第一硬掩模层，所述第一硬掩模层的材料为掺碳的氧化硅；

在所述第一硬掩模层上形成第二硬掩模层，所述第二硬掩模层的材料为掺碳和氟的氧化硅；

刻蚀所述第二硬掩模层和第一硬掩模层，形成硬掩模图案；

沿所述硬掩模图案刻蚀所述介电层，在所述介电层内形成开孔；

采用清洗溶液清洗所述开孔，所述清洗溶液清洗所述第二硬掩模层的速率大于清洗第一硬掩模层的速率。

可选地，所述清洗溶液为氢氟酸溶液。

可选地，在所述氢氟酸溶液中，水和氢氟酸的体积比为300:1～1000:1。

可选地，所述清洗溶液清洗所述第一硬掩模层的速率与清洗第二硬掩模层的速率的比为1:2至1:3。

可选地，所述第一硬掩模层的厚度为

可选地，所述第二硬掩模层的厚度为

可选地，所述第一硬掩模层的形成工艺为PECVD，所述PECVD的工艺参数包括：

反应气体包括SiH₄和CO₂，所述SiH4的流量为100～3000sccm，所述CO₂的流量为100～2000sccm，功率为100～2000W，气压为1～10torr，温度为100～400℃。

可选地，所述第二硬掩模层的形成工艺为PECVD，所述PECVD的工艺参数包括：

反应气体包括SiH₄、CO₂和氟源气体，所述SiH4的流量为100～3000sccm，所述CO₂的流量为100～2000sccm，氟源气体的流量为100～2000sccm，功率为100～2000W，气压为1～10torr，温度为100～400℃。