[发明专利]多电源切换电路及具有其的麻醉机

权利要求书

1.一种多电源切换电路，其特征在于，包括：

电压取样处理模块，所述电压取样处理模块与主电源、第一辅助电源和第二辅助电源相连，用于对所述主电源、第一辅助电源和第二辅助电源分别进行电压取样，得到主电源取样信号、第一辅助电源取样信号和第二辅助电源取样信号；

逻辑处理模块，所述逻辑处理模块与所述电压取样处理模块相连，用于根据所述主电源取样信号、第一辅助电源取样信号和第二辅助电源取样信号，输出第一逻辑电平信号和第二逻辑电平信号；其中，逻辑处理模块包括：第一与非门(U1)，所述第一与非门(U1)的一个输入端与所述主电源取样信号相连，另一个输入端与工作电压VDD相连；

第二与非门(U2)，所述第二与非门(U2)的一个输入端与所述第一辅助电源取样信号相连，另一个输入端与所述工作电压VDD相连；

第三与非门(U3)，所述第三与非门(U3)的一个输入端与所述第二辅助电源取样信号相连，另一个输入端与所述第二与非门(U2)的输出端相连；

第四与非门(U4)，所述第四与非门(U4)的一个输入端与所述第一与非门(U1)的输出端相连，另一个输入端与所述第一辅助电源取样信号相连；

第五与非门(U5)，所述第五与非门(U5)的一个输入端与所述工作电压VDD相连，另一个输入端与所述第三与非门(U3)的输出端相连；

第六与非门(U6)，所述第六与非门(U6)的一个输入端与所述第一与非门(U1)的输出端相连，另一个输入端与所述第五与非门(U5)的输出端相连；

第七与非门(U7)，所述第七与非门(U7)的一个输入端与所述工作电压VDD相连，另一个输入端与所述第四与非门(U4)的输出端相连，所述第七与非门(U7)的输出端输出第一逻辑电平信号；和

第八与非门(U8)，所述第八与非门(U8)的一个输入端与所述工作电压VDD相连，另一个输入端与所述第六与非门(U6)的输出端相连，所述第八与非门(U8)的输出端输出第二逻辑电平信号；

电平转换模块，所述电平转换模块与所述逻辑处理模块相连，用于将所述第一逻辑电平信号和所述第二逻辑电平信号转换为与PMOS匹配的转换后匹配信号；

PMOS加速驱动模块，所述PMOS加速驱动模块与所述电平转换模块相连，用于对所述转换后匹配信号进行加速驱动；和

PMOS开关模块，所述PMOS开关模块与所述PMOS加速驱动模块相连，用于输出供电。

2.如权利要求1所述的多电源切换电路，其特征在于，所述电平转换模块包括:

第一三极管(Q18)，所述第一三极管(Q18)的基极经过第一电阻(R19)连接至所述第一逻辑电平信号，所述第一三极管(Q18)的集极经过第二电阻(R12)连接至低压差线性稳压电源VCC_LDO，所述第一三极管(Q18)的射极接地；

第二三极管(Q19)，所述第二三极管(Q19)的基极经过第三电阻(R22)连接至所述第二逻辑电平信号，所述第二三极管(Q19)的集极经过第四电阻(R17)连接至低压差线性稳压电源VCC_LDO，所述第二三极管(Q19)的射极接地；

第三三极管(Q15)，所述第三三极管(Q15)的基极连接至所述第一三极管(Q18)的集极，所述第三三极管(Q15)的集极经过第五电阻(R6)连接至所述PMOS加速驱动模块,所述第三三极管(Q15)的射极接地；和

第四三极管(Q16)，所述第四三极管(Q16)的基极连接至所述第二三极管(Q19)的集极，所述第四三极管(Q16)的集极经过第六电阻(R14)连接至所述PMOS加速驱动模块,所述第四三极管(Q16)的射极接地。

3.如权利要求2所述的多电源切换电路，其特征在于，所述PMOS加速驱动模块包括：

第五三极管(Q3)，所述第五三极管(Q3)的基极经过所述第五电阻(R6)连接至所述第三三极管(Q15)的集极，所述第五三极管(Q3)的集极经过第七电阻(R01)连接至所述第五三极管(Q3)的基极，所述第五三极管(Q3)的射极经过第八电阻(R8)接地；和

第六三极管(Q11)，所述第六三极管(Q11)的基极经过所述第六电阻(R14)连接至所述第四三极管(Q16)的集极，所述第六三极管(Q11)的集极经过第九电阻(R03)连接至所述第六三极管(Q11)的基极，所述第六三极管(Q11)的射极经过第十电阻(R21)接地。