[发明专利]FPGA和DSP目标程序的烧写和启动的方法及设备

说明书

技术领域

本发明涉及嵌入式系统技术领域，尤其涉及一种FPGA和DSP目标程序的烧写和启动方法及设备。

背景技术

随着嵌入式技术的发展，在实际工程应用中，技术人员常用的信号处理器或控制器有微控制器（MCU）、现场可编程门阵列（FPGA）和数字信号处理器（DSP）三类，这三种处理器各具有独特的优势，但又在某些方面略显不足。MCU具有丰富的外设接口，非常适合于工业控制；FPGA设计灵活，且工作速度快；DSP具有超强的运算能力，速度快，广泛运用于大量数据计算的场合。因此，结合以上各类处理器的优缺点，在信号处理和电子通信系统中常采用FPGA+DSP架构来搭建其硬件平台，DSP用于实现高速的信号处理，而FPGA可满足复杂的控制和灵活的设计。

针对这两种处理器传统的程序加载方法采用JTAG硬件下载器实现，且FPGA和DSP的程序分别存储在不同的存储器中。烧写时，DSP程序和FPGA程序的烧写过程是独立进行的，通过FPGA JTAG下载器来下载FPGA目标程序，通过DSP JTAG下载器来下载DSP目标程序。烧写过程首先将目标板上FPGA的JTAG口通过FPGA下载器与PC机相连接，烧写FPGA目标程序到FPGA程序存储器中，然后将目标板上DSP的JTAG口通过DSP下载器与PC机相连，将DSP目标程序文件烧写到DSP的存储芯片中。当上电或复位时，DSP和FPGA芯片分别从相应的存储芯片中读取程序代码并运行。

针对传统的程序加载方法，在设计电路板时，需要给DSP和FPGA配置独立的程序存储器，这加大了电路的设计复杂度，其次，在对DSP和FPGA烧写过程中，分别需要DSP仿真器和FPGA下载器，提高了设计成本，再次，DSP程序和FPGA程序的烧写过程需要独立进行，不利于简化车间批量生产时FPGA和DSP程序加载流程。

此外，针对传统程序加载方法出现的问题，吴湘宁教授等人提出了基于以太网通过MCU加载FPGA和DSP的方法，外部计算机通过以太网将代码传送给MCU，由MCU写入Flash存储器模块中，然后有MCU通过FPGA的从串加载模式和DSP的主机引导加载实现对FPGA和DSP程序代码的引导加载。但是，该方法虽然实现了程序的远程动态加载，并且网口通讯速度快、信号稳定，却仍然额外需要一片MCU，无疑增加了系统的复杂度和涉及生产成本。

发明内容

针对现有技术的缺陷，本发明所要解决的技术问题是如何简化同时具备FPGA和DSP芯片的嵌入式系统的程序烧写启动的复杂度。

为解决上述问题，一方面，本发明提供了一种FPGA和DSP目标程序的烧写和启动方法，该方法包括步骤：

S1，将DSP目标程序文件转换成FPGA目标程序文件可执行的文件格式；

S2，将FPGA目标程序和转换后的DSP目标程序转换成一个文件并烧写到目标板上的存储器的不同地址段，一次性完成两种处理器目标程序的烧写；

S3，将设备重新上电或复位，FPGA自动从程序存储器中相应的地址读取FPGA程序代码并运行，完成FPGA加载；

S4，将DSP外部的程序加载接口与程序存储器连接，同时FPGA给DSP一个复位信号，此时DSP自动从程序存储器对应的地址中读取DSP程序代码并运行，完成DSP加载。

优选地，所述方法还包括步骤：

S5，当DSP的加载完成之后，FPGA将检测DSP的运行状态，若正常运行则表明加载完成，若DSP运行状态异常，则再产生复位信号，重新加载DSP程序，当加载的次数不少于3次，加载仍不成功，将报错并结束加载程序。

优选地，步骤S2中，烧写到所述目标板上的所述FPGA目标程序的地址为存储器的首地址，所述DSP目标程序的地址根据具体情况任意设置。

优选地，步骤S4中，当FPGA给DSP一个复位信号后，DSP程序的加载运行采用ROM引导的加载方式。

另一方面，本发明还同时提供了一种FPGA和DSP程序烧写和启动设备，包括：上位机、JTAG下载器、程序存储器、FPGA芯片以及DSP芯片，其中，所述JTAG下载器分别连接所述上位机和和FPGA芯片，所述FPGA芯片以及DSP芯片之间通过总线和复位信号线连接，所述FPGA芯片和程序存储器之间也通过总线连接。

优选地，所述FPGA芯片为XILINX公司的XC5VLX110T型号，所述DSP芯片为TI公司的TMS320F6416，所述JTAG下载器为XILINX公司的JTAG下载器，所述程序存储器为非易失性存储器。