[发明专利]防止谐波锁定的锁相环、操作其的方法及包括其的设备

说明书

一种锁相环包括：压控振荡器，包括多个延迟单元，所述多个延迟单元被配置成分别生成具有不同相位的多个时钟信号；以及谐波锁定检测器，其被配置成检测所述压控振荡器中的谐波锁定，并且响应于检测到所述压控振荡器的谐波锁定而生成复位信号。所述多个延迟单元当中除了第一延迟单元之外的剩余延迟单元响应于所述复位信号而被复位。

相关申请的交叉引用

本申请要求于2013年2月25日向韩国知识产权局提交的韩国专利申请第10-2013-0019925号的优先权，通过引用将其全部公开内容结合于此。

技术领域

本发明构思的实施例涉及锁相环（PLL），并且更具体地，涉及在压控振荡器（voltage controlled oscillator，VCO）中包括串联连接的延迟单元（delay cell）的PLL、操作所述PLL的方法以及包括所述PLL的设备。

背景技术

数字系统的数据处理速度正在迅速地增加。为了以高速处理数据，数字系统需要高速时钟信号。锁相环（PLL）生成并提供用于数字系统的高速时钟信号。

由PLL生成的时钟信号具有有限的频率。为了克服该限制，可以增加包括在PLL的压控振荡器（VCO）中的延迟单元的数量。然而，当增加延迟单元的数量时，在PLL中可能发生谐波锁定，其会妨碍PLL正确地运行。

发明内容

根据本发明构思的一些实施例，提供一种锁相环，其包括：压控振荡器，包括多个延迟单元，所述多个延迟单元被配置成分别生成分别具有不同相位的多个时钟信号；以及谐波锁定检测器，其被配置成检测压控振荡器中的谐波锁定，并且响应于检测到谐波锁定而生成复位信号。所述多个延迟单元中的除了第一延迟单元之外的剩余延迟单元响应于所述复位信号而被复位。

所述谐波锁定检测器可以使用所述多个时钟信号中的一些而生成所述复位信号。

所述剩余延迟单元每一个可以包括单位延迟单元、偏置电流生成器以及复位开关，所述复位开关被配置成响应于所述复位信号而控制所述偏置电流生成器和所述单位延迟单元的工作电压供应端之间的连接。

可替换地，所述剩余延迟单元可以各自包括单位延迟单元、连接到所述单位延迟单元的地电压供应端的偏置电流生成器以及复位开关，所述复位开关被配置成响应于所述复位信号而控制所述偏置电流生成器和地之间的连接。

当所述复位信号被去激活时，所述剩余延迟单元当中的当前延迟单元可以基于从先前的延迟单元输出的时钟信号生成重新对齐的时钟信号。

根据本发明构思的其它实施例，提供了一种显示设备，其包括上述锁相环和恢复电路，所述恢复电路被配置成响应于所述锁相环的输出信号而对从外部设备接收到的串行数据流进行采样，并从所采样的数据恢复RGB数据。

根据本发明构思的进一步的实施例，提供了一种无线电通信设备，其包括：上述锁相环；发送器，被配置成响应于所述锁相环的输出信号而执行发送操作；接收器，被配置成响应于所述锁相环的输出信号而执行接收操作；以及处理器，被配置成控制所述发送器的操作和所述接收器的操作。

根据本发明构思的其它实施例，提供了一种半导体器件，其包括：上述锁相环；包括多个存储器单元在内的存储器阵列；以及输入/输出电路，被配置成响应于所述锁相环的输出信号而控制存储器单元阵列的写入操作和读取操作。

仍根据本发明构思的其它实施例，提供了一种操作锁相环的方法。所述方法包括：检测谐波锁定并生成复位信号；以及响应于所述复位信号而对串联连接的多个延迟单元当中的排除一些延迟单元的剩余延迟单元进行复位。

附图说明

图1是根据本发明构思的一些实施例的锁相环（PLL）的框图；

图2是根据本发明构思的一些实施例的压控振荡器（VCO）的框图；