[发明专利]具有SiGeSn源漏的MOSFET及其形成方法

说明书

技术领域

本发明涉及半导体制造领域，具体涉及一种具有SiGeSn源漏的MOSFET及其形成方法。

背景技术

随着微电子技术的发展，器件尺寸的不断缩小，Si材料较低的迁移率已成为制约器件性能的主要因素。为了不断提升器件的性能，必须采用更高迁移率的沟道材料。目前研究的主要技术方案为：采用Ge或SiGe材料做PMOSFET器件的沟道材料，III-V化合物半导体材料为NMOSFET器件的沟道材料。Ge具有四倍于Si的空穴迁移率，随着研究的不断深入，Ge或SiGe沟道MOSFET中的技术难点逐一被攻克。在Ge或SiGe的MOSFET器件中，为了在Ge或SiGe沟道中引入单轴压应变，可以在源漏区域填充应变Ge_1－xSn_x合金，这样通过源漏的应变SiGeSn可以在沟道中引入单轴压应变，大幅度提升Ge或SiGe沟道的性能，当沟道长度在纳米尺度时，其性能提升尤为明显。与Ge相兼容的GeSn合金是一种IV族半导体材料，且与硅的互补金属氧化物半导体(CMOS)工艺具有良好的兼容性。

然而，直接生长高质量高Sn含量的GeSn合金非常困难。首先，Sn在Ge中的平衡固溶度小于1%（约为0.3%）；其次，Sn的表面能比Ge小，非常容易发生表面分凝；再次，Ge和α-Sn具有很大的晶格失配(14.7%)。为了抑制Sn的表面分凝，提高Sn的含量，可在材料生长时掺入一定量的Si，形成SiGeSn层。Si的晶格常数比Ge小，而Sn的晶格常数比Ge大，通过在GeSn合金中掺入Si，可以提高GeSn合金的稳定性。

在生长SiGeSn材料时，通常采用的方法为分子束外延（MBE）。其中，现有的MBE工艺生长SiGeSn材料的过程为：先在衬底上外延生长一层SiGe缓冲层，再外延SiGeSn薄膜。该方法可得到晶体质量较好的SiGeSn薄膜，但设备昂贵，生长过程较为费时，成本较高，在大规模生产中将受到一定限制。也有人采用化学气相淀积（CVD）工艺生长SiGeSn薄膜，但制得的SiGeSn薄膜质量较差，热稳定性不佳，Sn易分凝，也不适用于半导体器件。并且，在MOSFET结构中，一般需要采用选区形成的方法在源漏区形成SiGeSn，理论上可以采用化学气相淀积来选择性生长SiGeSn薄膜，而目前该方法在非选择性生长SiGeSn合金时的热稳定性不佳，Sn易分凝，其选择性生长工艺尚不成熟，成本也较高。

发明内容

本发明旨在至少在一定程度上解决上述MOSFET源漏中难以形成质量好的SiGeSn薄膜、生产成本高的问题。为此，本发明的目的在于提出一种简单易行且成本低的具有SiGeSn源漏的场效应晶体管及其形成方法。

为实现上述目的，根据本发明实施例的具有SiGeSn源漏的MOSFET的形成方法可以包括以下步骤：提供顶部具有SiGe层的衬底；在所述衬底之上形成栅堆叠或假栅；在所述栅堆叠或假栅两侧形成源区和漏区的开口，在所述开口位置露出所述SiGe层；向所述SiGe层表层注入含有Sn元素的原子、分子、离子或等离子体，在所述开口位置形成SiGeSn层。

根据本发明实施例的形成方法能够形成具有SiGeSn源漏的场效应晶体管，其中SiGeSn源漏的厚度较薄、晶体质量较好，因此晶体管具有良好的电学性能，且本方法具有简单易行、成本低的优点。

可选地，根据本发明实施例的具有SiGeSn源漏的MOSFET的形成方法还具有如下技术特征：

在本发明的一个示例中，还包括：在形成所述源区和漏区的开口之前，在所述栅堆叠或假栅两侧形成栅侧墙。

在本发明的一个示例中，还包括：在形成所述SiGeSn层之后，去除所述假栅，在所述假栅区域形成栅堆叠。

在本发明的一个示例中，所述注入的方法包括离子注入。

在本发明的一个示例中，所述离子注入包括等离子体源离子注入和等离子体浸没离子注入。

在本发明的一个示例中，所述注入的方法包括磁控溅射。

在本发明的一个示例中，在利用所述磁控溅射注入的过程中，在所述衬底上加载负偏压。

在本发明的一个示例中，还包括：去除所述磁控溅射在所述SiGeSn层之上形成的Sn薄膜。

在本发明的一个示例中，利用对SiGeSn和Sn具有高腐蚀选择比的溶液清洗以去除所述Sn薄膜。

在本发明的一个示例中，所述注入的过程中对所述衬底加热，加热温度为100-600℃。

在本发明的一个示例中，还包括：在所述注入之后，对SiGeSn层退火，退火温度为100-600℃。